Versatile Hardware Framework for Elliptic Curve Cryptography

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F22%3A00357690" target="_blank" >RIV/68407700:21240/22:00357690 - isvavai.cz</a>

Výsledek na webu

<a href="http://hdl.handle.net/10467/100534" target="_blank" >http://hdl.handle.net/10467/100534</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/DDECS54261.2022.9770143" target="_blank" >10.1109/DDECS54261.2022.9770143</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Versatile Hardware Framework for Elliptic Curve Cryptography

Popis výsledku v původním jazyce

We propose versatile hardware framework for ECC. The framework supports arithmetic operations over P-256, Ed25519 and Curve25519 curves, enabling easy implementation of various ECC algorithms. Framework finds its application area e.g. in FIDO2 attestation or in nowadays rapidly expanding field of hardware wallets. As the design is intended to be ASIC-ready, we designed it to be area efficient. Hardware units are reused for calculations in several finite fields, and some of them are superior to previously designed circuits in terms of time-area product. The framework implements several attack countermeasures. It enables implementation of certain countermeasures even in later stages of design. The design was validated on SoC FPGA.

Název v anglickém jazyce

Versatile Hardware Framework for Elliptic Curve Cryptography

Popis výsledku anglicky

We propose versatile hardware framework for ECC. The framework supports arithmetic operations over P-256, Ed25519 and Curve25519 curves, enabling easy implementation of various ECC algorithms. Framework finds its application area e.g. in FIDO2 attestation or in nowadays rapidly expanding field of hardware wallets. As the design is intended to be ASIC-ready, we designed it to be area efficient. Hardware units are reused for calculations in several finite fields, and some of them are superior to previously designed circuits in terms of time-area product. The framework implements several attack countermeasures. It enables implementation of certain countermeasures even in later stages of design. The design was validated on SoC FPGA.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20206 - Computer hardware and architecture

Projekt

<a href="/cs/project/VJ02010010" target="_blank" >VJ02010010: Nástroje pro verifikaci bezpečnosti kryptografických zařízení s využitím AI</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2022

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the 2022 25th International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS)

ISBN

978-1-6654-9431-1

ISSN

—

e-ISSN

2473-2117

Počet stran výsledku

4

Strana od-do

80-83

Název nakladatele

IEEE

Místo vydání

Piscataway

Místo konání akce

Praha

Datum konání akce

6. 4. 2022

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000835725500014