The experimental results of the bulk-driven quasi-floating-gate MOS transistor

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21460%2F15%3A00242096" target="_blank" >RIV/68407700:21460/15:00242096 - isvavai.cz</a>

Nalezeny alternativní kódy

RIV/00216305:26220/15:PU110779

Výsledek na webu

<a href="http://dx.doi.org/10.1016/j.aeue.2014.10.016" target="_blank" >http://dx.doi.org/10.1016/j.aeue.2014.10.016</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1016/j.aeue.2014.10.016" target="_blank" >10.1016/j.aeue.2014.10.016</a>

Jazyk výsledku

angličtina

Název v původním jazyce

The experimental results of the bulk-driven quasi-floating-gate MOS transistor

Popis výsledku v původním jazyce

This brief presents the experimental results of the new principle technique named bulk-driven quasifloating-gate (BD-QFG) (Khateb and Khatib, 2013 [27]) MOS transistor (MOST) that was presented in AEU -International journal of Electronics and Communications in year 2014. The BD-QFG MOST offers high transconductance value and extended common mode voltage range (CMVR) all under low-voltage supply (LV) low-power consumption (LP) conditions. Based on this technique a differential difference current conveyor(DDCC) was designed and fabricated in Cadence platform using 0.35 mu m CMOS AMIS process with total chip area 213 mu m x 266 mu m. The voltage supply and the power consumption are 500 mV and 37 mu W, respectively. The experimental result shows near rail-to-rail common mode voltage range. (C) 2014 Elsevier GmbH. All rights reserved.

Název v anglickém jazyce

The experimental results of the bulk-driven quasi-floating-gate MOS transistor

Popis výsledku anglicky

This brief presents the experimental results of the new principle technique named bulk-driven quasifloating-gate (BD-QFG) (Khateb and Khatib, 2013 [27]) MOS transistor (MOST) that was presented in AEU -International journal of Electronics and Communications in year 2014. The BD-QFG MOST offers high transconductance value and extended common mode voltage range (CMVR) all under low-voltage supply (LV) low-power consumption (LP) conditions. Based on this technique a differential difference current conveyor(DDCC) was designed and fabricated in Cadence platform using 0.35 mu m CMOS AMIS process with total chip area 213 mu m x 266 mu m. The voltage supply and the power consumption are 500 mV and 37 mu W, respectively. The experimental result shows near rail-to-rail common mode voltage range. (C) 2014 Elsevier GmbH. All rights reserved.

Druh

J_x - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace

Rok uplatnění

2015

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název periodika

AEU-International Journal of Electronics and Communications

ISSN

1434-8411

e-ISSN

—

Svazek periodika

69

Číslo periodika v rámci svazku

1

Stát vydavatele periodika

DE - Spolková republika Německo

Počet stran výsledku

5

Strana od-do

462-466

Kód UT WoS článku

000347495600061

EID výsledku v databázi Scopus

—