A 0.3-V 37-nW 53-dB SNDR Asynchronous Delta-Sigma Modulator in 0.18-mu m CMOS
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21460%2F19%3A00340713" target="_blank" >RIV/68407700:21460/19:00340713 - isvavai.cz</a>
Výsledek na webu
<a href="https://doi.org/10.1109/TVLSI.2018.2878625" target="_blank" >https://doi.org/10.1109/TVLSI.2018.2878625</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/TVLSI.2018.2878625" target="_blank" >10.1109/TVLSI.2018.2878625</a>
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
A 0.3-V 37-nW 53-dB SNDR Asynchronous Delta-Sigma Modulator in 0.18-mu m CMOS
Popis výsledku v původním jazyce
A new solution for an ultralow-voltage bulk-driven (BD) asynchronous delta-sigma modulator is described in this paper. While implemented in a standard 0.18-mu m CMOS process from the Taiwan Semiconductor Manufacturing Company and supplied with V-DD = 0.3 V, the circuit offers a 53.3-dB signal-to-noise and distortion ratio, which corresponds to 8.56-bit resolution. In addition, the total power consumption is 37 nW, the signal bandwidth is 62 Hz, and the resulting power efficiency is 0.79 pJ/conversion. The above-mentioned features have been achieved employing a highly linear transconductor and a hysteretic comparator based on nontailed BD differential pair.
Název v anglickém jazyce
A 0.3-V 37-nW 53-dB SNDR Asynchronous Delta-Sigma Modulator in 0.18-mu m CMOS
Popis výsledku anglicky
A new solution for an ultralow-voltage bulk-driven (BD) asynchronous delta-sigma modulator is described in this paper. While implemented in a standard 0.18-mu m CMOS process from the Taiwan Semiconductor Manufacturing Company and supplied with V-DD = 0.3 V, the circuit offers a 53.3-dB signal-to-noise and distortion ratio, which corresponds to 8.56-bit resolution. In addition, the total power consumption is 37 nW, the signal bandwidth is 62 Hz, and the resulting power efficiency is 0.79 pJ/conversion. The above-mentioned features have been achieved employing a highly linear transconductor and a hysteretic comparator based on nontailed BD differential pair.
Klasifikace
Druh
J<sub>imp</sub> - Článek v periodiku v databázi Web of Science
CEP obor
—
OECD FORD obor
10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)
Návaznosti výsledku
Projekt
—
Návaznosti
I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace
Ostatní
Rok uplatnění
2019
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název periodika
IEEE Transactions on Very Large Scale Integration (VLSI) Systems
ISSN
1063-8210
e-ISSN
1557-9999
Svazek periodika
27
Číslo periodika v rámci svazku
2
Stát vydavatele periodika
US - Spojené státy americké
Počet stran výsledku
10
Strana od-do
316-325
Kód UT WoS článku
000458069300005
EID výsledku v databázi Scopus
—