Výzkum vztahů a společných vlastností spolehlivých a bezpečných architektur založených na programovatelných obvodech
Cíle projektu
S pokračující miniaturizací současných zařízení se drasticky zhoršuje jejich spolehlivost. Je tedy nutné navrhovat zařízení, která s tímto počítají a jsou spolehlivá (funkční) i za přítomnosti poruch. Toho se typicky dosahuje zavedením redundance za cílem zaručení správnosti dat. Bezpečnost zařízení, tj. odolnost proti útokům, je v dnešní době dalším stále důležitějším aspektem. Návrhu bezpečných zařízení se často dosahuje také pomocí redundance, ovšem za jiným cílem – cílem skrýt data. Vzájemné vztahy metod a způsobů návrhu systémů odolných proti poruchám a systémů odolných proti útokům nejsou však prostudovány. Proto chceme studovat průsečíky obou oblastí, tzn. vliv řiditelnosti, pozorovatelnosti a redundance pomocí návrhu architektur pro obě aplikace. Cílová platforma bude primárně programovatelný hardware (FPGA). Pro vyhodnocení je nutné vytvořit realistický model poruch v FPGA, který bude kalibrován na základě srovnání se zrychlenými testy životnosti.
Klíčová slova
Fault-tolerancedependable designreliabilityprogrammable devicesFPGAreconfigurationfault modelssingle-event upsetsfault injectionsecuritysecurity attackscryptanalysisDPA
Veřejná podpora
Poskytovatel
Grantová agentura České republiky
Program
Standardní projekty
Veřejná soutěž
Standardní projekty 20 (SGA0201600001)
Hlavní účastníci
České vysoké učení technické v Praze / Fakulta informačních technologií
Druh soutěže
VS - Veřejná soutěž
Číslo smlouvy
16-05179S
Alternativní jazyk
Název projektu anglicky
Fault-Tolerant and Attack-Resistant Architectures Based on Programmable Devices: Research of Interplay and Common Features
Anotace anglicky
With continuing miniaturization of present electronic devices, their dependability becomes significantly compromised. It is thus necessary to design devices that are reliable (functioning) even in presence of faults. This is typically achieved by introduction of redundancy, by which a correctness of data is ensured. Security of devices, i.e., their resistance to malicious attacks, is the second extremely important aspect of today. The security is also often achieved by redundancy, aiming at obscuring data. The interaction between techniques for fault-tolerant and attack-resistant design is however not well understood. The crossing points of both fields, the influence of controllability, observability, and redundancy will be studied. The target architecture will primarily be programmable devices (FPGAs). It is necessary to devise a realistic fault model in FPGA for evaluation purposes. The model will be refined by calibrations using accelerated life tests (ALT).
Vědní obory
Kategorie VaV
ZV - Základní výzkum
CEP - hlavní obor
JC - Počítačový hardware a software
CEP - vedlejší obor
IN - Informatika
CEP - další vedlejší obor
—
OECD FORD - odpovídající obory
(dle převodníku)10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)
20206 - Computer hardware and architecture
Hodnocení dokončeného projektu
Hodnocení poskytovatelem
U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)
Zhodnocení výsledků projektu
Cílem projektu bylo prozkoumat existující a vůči nim vyzkoumat nové způsoby návrhu vůči chybám tolerantních architektur v kontextu produkce FPGA. Několika výsledků bylo dosaženo v tomto směru, nicméně jejich celkový dopad na komunitu se jeví spíše méně závažný.
Termíny řešení
Zahájení řešení
1. 1. 2016
Ukončení řešení
31. 12. 2018
Poslední stav řešení
U - Ukončený projekt
Poslední uvolnění podpory
26. 4. 2018
Dodání dat do CEP
Důvěrnost údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Systémové označení dodávky dat
CEP19-GA0-GA-U/01:1
Datum dodání záznamu
12. 6. 2019
Finance
Celkové uznané náklady
5 151 tis. Kč
Výše podpory ze státního rozpočtu
4 983 tis. Kč
Ostatní veřejné zdroje financování
168 tis. Kč
Neveřejné tuz. a zahr. zdroje finan.
0 tis. Kč
Uznané náklady
5 151 tis. Kč
Statní podpora
4 983 tis. Kč
0%
Poskytovatel
Grantová agentura České republiky
CEP
JC - Počítačový hardware a software
Doba řešení
01. 01. 2016 - 31. 12. 2018