Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Výzkum vztahů a společných vlastností spolehlivých a bezpečných architektur založených na programovatelných obvodech

Veřejná podpora

  • Poskytovatel

    Grantová agentura České republiky

  • Program

    Standardní projekty

  • Veřejná soutěž

    Standardní projekty 20 (SGA0201600001)

  • Hlavní účastníci

    České vysoké učení technické v Praze / Fakulta informačních technologií

  • Druh soutěže

    VS - Veřejná soutěž

  • Číslo smlouvy

    16-05179S

Alternativní jazyk

  • Název projektu anglicky

    Fault-Tolerant and Attack-Resistant Architectures Based on Programmable Devices: Research of Interplay and Common Features

  • Anotace anglicky

    With continuing miniaturization of present electronic devices, their dependability becomes significantly compromised. It is thus necessary to design devices that are reliable (functioning) even in presence of faults. This is typically achieved by introduction of redundancy, by which a correctness of data is ensured. Security of devices, i.e., their resistance to malicious attacks, is the second extremely important aspect of today. The security is also often achieved by redundancy, aiming at obscuring data. The interaction between techniques for fault-tolerant and attack-resistant design is however not well understood. The crossing points of both fields, the influence of controllability, observability, and redundancy will be studied. The target architecture will primarily be programmable devices (FPGAs). It is necessary to devise a realistic fault model in FPGA for evaluation purposes. The model will be refined by calibrations using accelerated life tests (ALT).

Vědní obory

  • Kategorie VaV

    ZV - Základní výzkum

  • CEP - hlavní obor

    JC - Počítačový hardware a software

  • CEP - vedlejší obor

    IN - Informatika

  • CEP - další vedlejší obor

  • OECD FORD - odpovídající obory <br>(dle <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">převodníku</a>)

    10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)<br>20206 - Computer hardware and architecture

Hodnocení dokončeného projektu

  • Hodnocení poskytovatelem

    U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)

  • Zhodnocení výsledků projektu

    Cílem projektu bylo prozkoumat existující a vůči nim vyzkoumat nové způsoby návrhu vůči chybám tolerantních architektur v kontextu produkce FPGA. Několika výsledků bylo dosaženo v tomto směru, nicméně jejich celkový dopad na komunitu se jeví spíše méně závažný.

Termíny řešení

  • Zahájení řešení

    1. 1. 2016

  • Ukončení řešení

    31. 12. 2018

  • Poslední stav řešení

    U - Ukončený projekt

  • Poslední uvolnění podpory

    26. 4. 2018

Dodání dat do CEP

  • Důvěrnost údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

  • Systémové označení dodávky dat

    CEP19-GA0-GA-U/01:1

  • Datum dodání záznamu

    12. 6. 2019

Finance

  • Celkové uznané náklady

    5 151 tis. Kč

  • Výše podpory ze státního rozpočtu

    4 983 tis. Kč

  • Ostatní veřejné zdroje financování

    168 tis. Kč

  • Neveřejné tuz. a zahr. zdroje finan.

    0 tis. Kč