Navrhování a využívání knihoven aproximativních obvodů
Cíle projektu
Aproximativní obvody jsou stavební bloky složitých systémů na čipu, které dokáží přizpůsobit kvalitu produkovaného výstupu dostupnému příkonu. Návrh aproximativního obvodu, který bude vykazovat dobrý kompromis mezi chybou a dalšími parametry, je stále návrhářskou výzvou. Navrhujeme zkrátit dobu návrhu a zvýšit složitost obvodů, které jsou rutinně aproximovány, tím, že (i) vytvoříme obsáhlou knihovnu elementárních aproximativních obvodů a (ii) zavedeme vhodné kompoziční algoritmy využívající elementárních obvody dostupné v knihovně. Sestavení složitého aproximativního obvodu z elementárních aproximativních obvodů je obtížný problém, protože není obecně zřejmé, jak provést (de)kompozici a jak se budou chyby elementárních aproximativních obvodů projevovat na globální úrovni. Projekt směřuje k následujícím přínosům: (i) účinné deterministické a evoluční kompoziční algoritmy pro návrh aproximativních obvodů, (2) knihovna obsahující přes 1 milion aproximativních obvodů a (3) získání nových znalostí o aproximativních obvodech analýzou dat z knihovny.
Klíčová slova
approximate circuitcomputer aided designgenetic programmingevolvable hardwaredigital circuit library
Veřejná podpora
Poskytovatel
Grantová agentura České republiky
Program
Standardní projekty
Veřejná soutěž
Standardní projekty 23 (SGA0201900001)
Hlavní účastníci
Vysoké učení technické v Brně / Fakulta informačních technologií
Druh soutěže
VS - Veřejná soutěž
Číslo smlouvy
19-10137S
Alternativní jazyk
Název projektu anglicky
Designing and exploiting libraries of approximate circuits
Anotace anglicky
Approximate circuits are building blocks of complex systems on a chip that can exchange the quality of processing for power consumption reduction. The design of an approximate circuit showing good tradeoffs between the error and other parameters is still a challenging task. We propose to reduce the design time and increase the complexity of circuits that can routinely be approximated by (i) developing a comprehensive library of elementary approximate circuits and (ii) introducing suitable compositional schemes exploiting the elementary circuits available in the library. Assembling a complex approximate circuit from approximate sub-circuits is a challenging problem as it is, in general, unclear how to perform the (de)composition and how the errors of these sub-circuits manifest at the global level. The project seeks the following contributions: (1) efficient deterministic and evolutionary compositional algorithms for approximate circuit design, (2) a library containing over 1 million approximate circuits, and (3) new knowledge about approximate circuits by analyzing the library.
Vědní obory
Kategorie VaV
ZV - Základní výzkum
OECD FORD - hlavní obor
20206 - Computer hardware and architecture
OECD FORD - vedlejší obor
—
OECD FORD - další vedlejší obor
—
CEP - odpovídající obory
(dle převodníku)JC - Počítačový hardware a software
Hodnocení dokončeného projektu
Hodnocení poskytovatelem
U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)
Zhodnocení výsledků projektu
Přínosem je komplexní výzkum problematiky aproximativních obvodů, včetně sestavení knihovny těchto obvodů. Výstupem je větší množství kvalitních časopiseckých publikací než bylo v plánu. Nedostatky v hospodaření nebyly zjištěny. Projekt má významné aplikace.
Termíny řešení
Zahájení řešení
1. 1. 2019
Ukončení řešení
31. 12. 2021
Poslední stav řešení
U - Ukončený projekt
Poslední uvolnění podpory
30. 4. 2021
Dodání dat do CEP
Důvěrnost údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Systémové označení dodávky dat
CEP22-GA0-GA-U
Datum dodání záznamu
29. 6. 2022
Finance
Celkové uznané náklady
8 275 tis. Kč
Výše podpory ze státního rozpočtu
6 865 tis. Kč
Ostatní veřejné zdroje financování
1 410 tis. Kč
Neveřejné tuz. a zahr. zdroje finan.
0 tis. Kč
Uznané náklady
8 275 tis. Kč
Statní podpora
6 865 tis. Kč
0%
Poskytovatel
Grantová agentura České republiky
OECD FORD
Computer hardware and architecture
Doba řešení
01. 01. 2019 - 31. 12. 2021