Metody návrhu aplikací založených na vyvíjejících se obvodech

Poskytovatel

Grantová agentura České republiky

Program

Postdoktorandské granty

Veřejná soutěž

Standardní projekty 3 (SGA02003GA1PD)

Hlavní účastníci

Vysoké učení technické v Brně / Fakulta informačních technologií

Druh soutěže

VS - Veřejná soutěž

Číslo smlouvy

—

Název projektu anglicky

Evolvable hardware based applications design methods

Anotace anglicky

The project deals with evolvable hardware, i.e. it combines evolutionary algorithms with reconfigurable hardware. Evolvable hardware enables to design high-performance and adaptive solutions for such applications in which the problem specification isunknown in the design time or can vary in time. The routine design of such applications is in fact impossible in Field Programmable Gate Arrays (FPGA) nowadays. The goal of the project is to introduce, develop, and test a methodology for evolvablehardware based application(s) design, which utilizes common FPGAs. In particular, a design system that will assist the designer during application design and which will enable to generate the description of application's software as well as hardwareparts (e.g. as IP macros) will be developed. The methodology will be based on component approach to evolvable hardware and virtual reconfigurable devices introduced by the proposer. Adaptive embedded (e.g. multimedia) systems represent typical

Kategorie VaV

ZV - Základní výzkum

CEP - hlavní obor

JC - Počítačový hardware a software

CEP - vedlejší obor

—

CEP - další vedlejší obor

—

OECD FORD - odpovídající obory <br>(dle <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">převodníku</a>)

20206 - Computer hardware and architecture

Hodnocení poskytovatelem

V - Vynikající výsledky projektu (s mezinárodním významem atd.)

Zhodnocení výsledků projektu

Byla zformulována teorie vyvíjejícího se počítání a navržena metoda realizace vyvíjejících se obvodů v běžně dostupných programovatelných hradlových polích (FPGA). Tato metoda, která využívá virtuální rekonfigurovatelné obvody, byla použita pro kompletní

Zahájení řešení

1. 1. 2003

Ukončení řešení

1. 1. 2005

Poslední stav řešení

U - Ukončený projekt

Poslední uvolnění podpory

—

Důvěrnost údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Systémové označení dodávky dat

CEP06-GA0-GP-U/06:6

Datum dodání záznamu

19. 5. 2008

Celkové uznané náklady

563 tis. Kč

Výše podpory ze státního rozpočtu

563 tis. Kč

Ostatní veřejné zdroje financování

0 tis. Kč

Neveřejné tuz. a zahr. zdroje finan.

0 tis. Kč