12-bitový převodník AD v technice spínaných kapacitorů využívající novou postkalibrační techniku

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F05%3APU50786" target="_blank" >RIV/00216305:26220/05:PU50786 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

A 12-BIT LOW POWER SC PIPELINED ADC USING NOVEL BACKGROUND CALIBRATION APPROACH

Popis výsledku v původním jazyce

The paper deals with a novel 12-bit low power switchedcapacitor (SC) pipelined analog-to-digital converter (ADC). The problems caused by using of SC technique are compensated or roughly attenuated by means of combination of well-known analog-domain techniques and new digital background calibration technique. Since portable applications demand for low power consumption, it is one of the most important issues considered in the design. A modified operational-amplifier (op-amp) sharing technique waas used to decrease the power usage as well as capacitor scaling approach. To avoid the clock feedthrough from digital part through the switches the fully differential circuitry was utilized. The special op-amps and comparators were designed for thispurpose and to obtain large bandwidth. The power consumption of the op-amps was taken into account too. The finite op-amp dc gain problem is solved in digital-domain using background calibration. The capacitor mismatch and op-amp offset are compens

Název v anglickém jazyce

A 12-BIT LOW POWER SC PIPELINED ADC USING NOVEL BACKGROUND CALIBRATION APPROACH

Popis výsledku anglicky

The paper deals with a novel 12-bit low power switchedcapacitor (SC) pipelined analog-to-digital converter (ADC). The problems caused by using of SC technique are compensated or roughly attenuated by means of combination of well-known analog-domain techniques and new digital background calibration technique. Since portable applications demand for low power consumption, it is one of the most important issues considered in the design. A modified operational-amplifier (op-amp) sharing technique waas used to decrease the power usage as well as capacitor scaling approach. To avoid the clock feedthrough from digital part through the switches the fully differential circuitry was utilized. The special op-amps and comparators were designed for thispurpose and to obtain large bandwidth. The power consumption of the op-amps was taken into account too. The finite op-amp dc gain problem is solved in digital-domain using background calibration. The capacitor mismatch and op-amp offset are compens

Druh

D - Stať ve sborníku

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2005

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the 5th IEE International Conference on ADDA 2005

ISBN

0-86341-542-3

ISSN

—

e-ISSN

—

Počet stran výsledku

5

Strana od-do

283-287

Název nakladatele

IEE

Místo vydání

Limerick, Irsko

Místo konání akce

Limerick

Datum konání akce

25. 7. 2005

Typ akce podle státní příslušnosti

CST - Celostátní akce

Kód UT WoS článku

—