Nová postkalibrační metoda v řetězovém převodníku AD pracujícím v technice SC

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F05%3APU52685" target="_blank" >RIV/00216305:26220/05:PU52685 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

A Novel Background Calibration in 10-bit, 40 MHz, 54 mW Pipelined ADC Using Switched-capacitor Approach

Popis výsledku v původním jazyce

The article describes a new background calibration technique, which is used in new 10-bit low power pipelined ADC. The switched-capacitor approach (SC) is utilized in proposed ADC as well. The low power consumption is one of the most important issues considered in the design, because the ADC is intended for using in portable applications. Well-known operational-amplifier (op-amp) sharing technique was modified and used to decrease the power usage. The capacitor scaling approach is suitable for the samepurpose. The basic problems coupled to SC such as clock feedthrough from digital part through the switches, capacitor mismatch and op-amp non-idealities have been taken into account in design of the ADC. These error sources are canceled or roughly attenuated by means of novel background calibration or using known analog-domain techniques. The special op-amps and comparators were designed for this purpose. The power consumption of the op-amps was taken into account too.

Název v anglickém jazyce

A Novel Background Calibration in 10-bit, 40 MHz, 54 mW Pipelined ADC Using Switched-capacitor Approach

Popis výsledku anglicky

The article describes a new background calibration technique, which is used in new 10-bit low power pipelined ADC. The switched-capacitor approach (SC) is utilized in proposed ADC as well. The low power consumption is one of the most important issues considered in the design, because the ADC is intended for using in portable applications. Well-known operational-amplifier (op-amp) sharing technique was modified and used to decrease the power usage. The capacitor scaling approach is suitable for the samepurpose. The basic problems coupled to SC such as clock feedthrough from digital part through the switches, capacitor mismatch and op-amp non-idealities have been taken into account in design of the ADC. These error sources are canceled or roughly attenuated by means of novel background calibration or using known analog-domain techniques. The special op-amps and comparators were designed for this purpose. The power consumption of the op-amps was taken into account too.

Druh

D - Stať ve sborníku

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2005

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Seminář o řešení projektu GA ČR 102/03/H105, Moderní metody řešení, návrhu

ISBN

80-214-3089-3

ISSN

—

e-ISSN

—

Počet stran výsledku

9

Strana od-do

47-55

Název nakladatele

UREL Brno

Místo vydání

Brno

Místo konání akce

Brno

Datum konání akce

24. 10. 2005

Typ akce podle státní příslušnosti

CST - Celostátní akce

Kód UT WoS článku

—