Návrh decimačního filtru pro sigma-delta modulátor pomocí VHDL

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F05%3APU51430" target="_blank" >RIV/00216305:26220/05:PU51430 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

New VHDL Design of Decimation Filter for Sigma-Delta Modulator

Popis výsledku v původním jazyce

This paper describes steps involved in a new VHDL design of a decimation filter for a sigma-delta (&#931;&#916;) modulator. Parameters of decimation filter are derived from the specifications of the overall &#931;&#916; modulator. Using Matlab and MathCAD tool it is possible to find the filter order, the required quantization level for the coefficients and their values. Finally, by analyzing the design, we can find an efficient way to implement the filter in hardware. This structure is designed in two vversions using VHDL. The first version is programmed and tested on a FPGA chip. Then second version was created for Cadence software tool to implement into a chip in the AMIS CMOS 0.7 ?m technology.

Název v anglickém jazyce

New VHDL Design of Decimation Filter for Sigma-Delta Modulator

Popis výsledku anglicky

This paper describes steps involved in a new VHDL design of a decimation filter for a sigma-delta (&#931;&#916;) modulator. Parameters of decimation filter are derived from the specifications of the overall &#931;&#916; modulator. Using Matlab and MathCAD tool it is possible to find the filter order, the required quantization level for the coefficients and their values. Finally, by analyzing the design, we can find an efficient way to implement the filter in hardware. This structure is designed in two vversions using VHDL. The first version is programmed and tested on a FPGA chip. Then second version was created for Cadence software tool to implement into a chip in the AMIS CMOS 0.7 ?m technology.

Druh

D - Stať ve sborníku

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2005

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

International Conference on Sesnsor and New Techniques in Pharmaceutical and Biomedical Research

ISBN

0-7803-9371-6

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

32-35

Název nakladatele

Malaysia

Místo vydání

Kuala Lumpur, Malaysie

Místo konání akce

Kuala Lumpur

Datum konání akce

5. 9. 2005

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—