Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Zapojení FG MOS a QFG MOS tranzistorů pro analogové integrované obvody

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F11%3APA20768" target="_blank" >RIV/00216305:26220/11:PA20768 - isvavai.cz</a>

  • Výsledek na webu

    <a href="http://isdv.upv.cz/portal/pls/portal/portlets.pts.det?xprim=1693188&lan=cs" target="_blank" >http://isdv.upv.cz/portal/pls/portal/portlets.pts.det?xprim=1693188&lan=cs</a>

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    čeština

  • Název v původním jazyce

    Zapojení FG MOS a QFG MOS tranzistorů pro analogové integrované obvody

  • Popis výsledku v původním jazyce

    Nová technika pro analogové integrované obvody "Enhanced Floating Gate MOS transistor (EFG-MOST)" používá MOS tranzistor s plovoucím hradlem (Floating gate), kde jsou spojeny substrátové hradlo tranzistoru (bulk vývod) a vstupní plovoucí hradlo. Toto spojení vede ke zvýšení celkové transkonduktance tranzistoru a eliminuje se vliv prahového napětí. EFG-MOST umožňuje navrhovat a vyrábět analogové obvody ve standardní CMOS technologii. Unikátnost této techniky spočívá ve snižování napájecího napětí pod 0,8V a snížení celkové spotřeby. Tato technika je tedy obzvlášť vhodná pro navrhování integrovaných obvodů pro biomedicínské aplikace, kde je snižování napájecího napětí a celková spotřeba obvodů velmi důležitým požadavkem.

  • Název v anglickém jazyce

    Novel technique "Enhanced floating gate MOS transistor (EFG-MOST)" for low-voltage low-power analog circuit design to design low-voltage low-power analog integrated circuits

  • Popis výsledku anglicky

    The novel technique "Enhanced Floating Gate MOS transistor (EFG-MOST)" is obtained by connecting the input-gate with the bulk-terminal of the floating gate MOS transistor (FG-MOST) whereas the bias-gate of the EFG-MOST is connected to a suitable bias voltage. In this manner, the threshold voltage disappears from the signal path and the total transconductance is given by the sum of both transconductances, i.e. gmb + gm,eff.

Klasifikace

  • Druh

    F<sub>uzit</sub> - Užitný vzor

  • CEP obor

    JA - Elektronika a optoelektronika, elektrotechnika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Ostatní

  • Rok uplatnění

    2011

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Číslo patentu nebo vzoru

    23091

  • Vydavatel

    CZ001 -

  • Název vydavatele

    Industrial Property Office

  • Místo vydání

    Prague

  • Stát vydání

    CZ - Česká republika

  • Datum přijetí

  • Název vlastníka

    Vysoké učení technické v Brně Fakulta elektrotechniky a komunikačních technologií, Brno, CZ

  • Způsob využití

    A - Výsledek využívá pouze poskytovatel

  • Druh možnosti využití

    A - K využití výsledku jiným subjektem je vždy nutné nabytí licence