Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Application of FMEA Procedure for ALU Unit Testing

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F11%3APU93206" target="_blank" >RIV/00216305:26220/11:PU93206 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    čeština

  • Název v původním jazyce

    Application of FMEA Procedure for ALU Unit Testing

  • Popis výsledku v původním jazyce

    Arithmetic-logic unit (ALU) is an important part of each microprocessor and its main purpose is to process arithmetical and logical operations. Correct results of these calculations are crucial for performance of the entire processor unit. Thus thoroughtesting of all functions before deployment is necessary. Also thorough testing of whole system is crucial for correct system performance during the life cycle. Following article describes proposal of algorithm to test basic arithmetical-logical instructions and analysis of each gate by the FMEA (Failure mode and effect analysis) method.

  • Název v anglickém jazyce

    Application of FMEA Procedure for ALU Unit Testing

  • Popis výsledku anglicky

    Arithmetic-logic unit (ALU) is an important part of each microprocessor and its main purpose is to process arithmetical and logical operations. Correct results of these calculations are crucial for performance of the entire processor unit. Thus thoroughtesting of all functions before deployment is necessary. Also thorough testing of whole system is crucial for correct system performance during the life cycle. Following article describes proposal of algorithm to test basic arithmetical-logical instructions and analysis of each gate by the FMEA (Failure mode and effect analysis) method.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JC - Počítačový hardware a software

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

  • Návaznosti

    S - Specificky vyzkum na vysokych skolach

Ostatní

  • Rok uplatnění

    2011

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    34th International Conference on Telecommunications and Signal Processing (TSP 2011)

  • ISBN

    978-1-4577-1409-2

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    5

  • Strana od-do

    1-5

  • Název nakladatele

    Neuveden

  • Místo vydání

    Neuveden

  • Místo konání akce

    Budapest

  • Datum konání akce

    18. 8. 2011

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku