Implementace algoritmu AES na FPGA

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F15%3APU115163" target="_blank" >RIV/00216305:26220/15:PU115163 - isvavai.cz</a>
Výsledek na webu
<a href="http://www.feec.vutbr.cz/EEICT/2015/sbornik/EEICT-2015-sbornik-komplet_v2.pdf" target="_blank" >http://www.feec.vutbr.cz/EEICT/2015/sbornik/EEICT-2015-sbornik-komplet_v2.pdf</a>
DOI - Digital Object Identifier
—

Jazyk výsledku
čeština
Název v původním jazyce
Implementace algoritmu AES na FPGA
Popis výsledku v původním jazyce
Článek popisuje VHDL (Very High Speed Integrated Circuit Hardware Description Language) implementaci algoritmu AES (Advanced Encryption Standard) na FPGA kartu (Field-Programmable Gate Array), která používá čip Virtex-7 od společnosti Xilinx. V tomto projektu je hlavním zájmem realizovat všechny části algoritmu na hardware.
Název v anglickém jazyce
Implementation of AES algorithm on FPGA
Popis výsledku anglicky
This paper presents a VHDL (Very High Speed Integrated Circuit Hardware Description Language) implementation of 128-bit AES (Advanced Encryption Standard) on FPGA card (Field-Programmable Gate Array) using Virtex-7 FPGA chip manufactured by Xilinx company. In this project our main concern is to implement all modules of this algorithm on hardware.

Rok uplatnění
2015
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
Proceedings of the 21st Conference STUDENT EEICT 2015
ISBN
978-80-214-5148-3
ISSN
—
e-ISSN
—
Počet stran výsledku
3
Strana od-do
193-195
Název nakladatele
Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních
Místo vydání
Brno
Místo konání akce
Brno
Datum konání akce
23. 4. 2015
Typ akce podle státní příslušnosti
CST - Celostátní akce
Kód UT WoS článku
—

Podobné výsledky(10)