A Fully Balanced Four-Terminal Floating Nullor for Ultra-Low Voltage Analog Filter Design

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F17%3APU120687" target="_blank" >RIV/00216305:26220/17:PU120687 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.1049/iet-cds.2016.0212" target="_blank" >http://dx.doi.org/10.1049/iet-cds.2016.0212</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1049/iet-cds.2016.0212" target="_blank" >10.1049/iet-cds.2016.0212</a>

Jazyk výsledku

angličtina

Název v původním jazyce

A Fully Balanced Four-Terminal Floating Nullor for Ultra-Low Voltage Analog Filter Design

Popis výsledku v původním jazyce

This paper presents a new CMOS structure for a fully balanced four-terminal floating nullor (FBFTFN) which is suitable for ultra-low-voltage and low-power applications. This structure employs a bulk-driven quasi-floating-gate (BD-QFG) MOS transistor technique to provide the capability of ultra-low voltage, low-power operations as well as extended input voltage range. The functionality of the proposed circuits is demonstrated through simulations using SPICE and TSMC 0.18 um n-well CMOS technology with supply voltage of 0.5 V and dissipation power of 9.4 uW. To confirm the attractive features of the proposed circuit, the fully balanced filters such as band-pass Sallen-Key filter, voltage-mode universal biquadratic filter and current-mode sixth-order low-pass filter using proposed BD-QFG FBFTFN as active elements have been designed.

Název v anglickém jazyce

A Fully Balanced Four-Terminal Floating Nullor for Ultra-Low Voltage Analog Filter Design

Popis výsledku anglicky

This paper presents a new CMOS structure for a fully balanced four-terminal floating nullor (FBFTFN) which is suitable for ultra-low-voltage and low-power applications. This structure employs a bulk-driven quasi-floating-gate (BD-QFG) MOS transistor technique to provide the capability of ultra-low voltage, low-power operations as well as extended input voltage range. The functionality of the proposed circuits is demonstrated through simulations using SPICE and TSMC 0.18 um n-well CMOS technology with supply voltage of 0.5 V and dissipation power of 9.4 uW. To confirm the attractive features of the proposed circuit, the fully balanced filters such as band-pass Sallen-Key filter, voltage-mode universal biquadratic filter and current-mode sixth-order low-pass filter using proposed BD-QFG FBFTFN as active elements have been designed.

Druh

J_imp - Článek v periodiku v databázi Web of Science

CEP obor

—

OECD FORD obor

20201 - Electrical and electronic engineering

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2017

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název periodika

IET Circuits, Devices and Systems

ISSN

1751-858X

e-ISSN

1751-8598

Svazek periodika

2017 (11)

Číslo periodika v rámci svazku

2, IF: 1.092

Stát vydavatele periodika

GB - Spojené království Velké Británie a Severního Irska

Počet stran výsledku

10

Strana od-do

173-182

Kód UT WoS článku

000398049800008

EID výsledku v databázi Scopus

2-s2.0-85015009016