Resistorless Electronically Tunable Grounded Inductance Simulator Design

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F17%3APU124283" target="_blank" >RIV/00216305:26220/17:PU124283 - isvavai.cz</a>

Výsledek na webu

<a href="http://ieeexplore.ieee.org/document/8075987/" target="_blank" >http://ieeexplore.ieee.org/document/8075987/</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/TSP.2017.8075987" target="_blank" >10.1109/TSP.2017.8075987</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Resistorless Electronically Tunable Grounded Inductance Simulator Design

Popis výsledku v původním jazyce

A new realization of grounded lossless positive inductance simulator (PIS) using simple inverting voltage buffer and unity-gain current follower/inverter (CF±) is reported. Considering the input intrinsic resistance of CF± as useful active parameter, the proposed PIS can be considered as resistorless circuit and it only employs in total 16 Metal-Oxide-Semiconductor (MOS) transistors and a grounded capacitor. The resulting equivalent inductance value of the proposed simulator can be adjusted via change of input intrinsic resistance of CF± by means of its supply voltages. The behavior of the proposed simulator circuit is tested via implementation in voltage-mode 5th-order high-pass filter RLC prototype with Bessel, Butterworth, and Chebyshev I approximation. Theoretical results are verified by SPICE simulations using TSMC 0.18 μm level-7 LO EPI SCN018 CMOS process parameters with ±0.9 V supply voltages.

Název v anglickém jazyce

Resistorless Electronically Tunable Grounded Inductance Simulator Design

Popis výsledku anglicky

A new realization of grounded lossless positive inductance simulator (PIS) using simple inverting voltage buffer and unity-gain current follower/inverter (CF±) is reported. Considering the input intrinsic resistance of CF± as useful active parameter, the proposed PIS can be considered as resistorless circuit and it only employs in total 16 Metal-Oxide-Semiconductor (MOS) transistors and a grounded capacitor. The resulting equivalent inductance value of the proposed simulator can be adjusted via change of input intrinsic resistance of CF± by means of its supply voltages. The behavior of the proposed simulator circuit is tested via implementation in voltage-mode 5th-order high-pass filter RLC prototype with Bessel, Butterworth, and Chebyshev I approximation. Theoretical results are verified by SPICE simulations using TSMC 0.18 μm level-7 LO EPI SCN018 CMOS process parameters with ±0.9 V supply voltages.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20201 - Electrical and electronic engineering

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2017

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the 2017 40th International Conference on Telecommunications and Signal Processing (TSP)

ISBN

978-1-5090-3982-1

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

279-282

Název nakladatele

IEEE

Místo vydání

Barcelona, Spain

Místo konání akce

Barcelona

Datum konání akce

5. 7. 2017

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000425229000061