Low-voltage Fully Differential Difference Transconductance Amplifier

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F18%3APU123700" target="_blank" >RIV/00216305:26220/18:PU123700 - isvavai.cz</a>

Nalezeny alternativní kódy

RIV/68407700:21460/18:00329560

Výsledek na webu

<a href="http://dx.doi.org/10.1049/iet-cds.2017.0057" target="_blank" >http://dx.doi.org/10.1049/iet-cds.2017.0057</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1049/iet-cds.2017.0057" target="_blank" >10.1049/iet-cds.2017.0057</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Low-voltage Fully Differential Difference Transconductance Amplifier

Popis výsledku v původním jazyce

A new complementary metal–oxide–semiconductor (CMOS) structure for fully differential difference transconductance amplifier (FDDTA) is presented in this study. Thanks to using the non-conventional quasi-floating-gate (QFG) technique the circuit is capable to work under low-voltage supply of 0.6 V with extended input voltage range and with class AB output stages. The QFG multiple-input metal–oxide–semiconductor transistor is used to reduce the count of the differential pairs that needed to realise the FDDTA with simple CMOS structure. The static power consumption of the proposed FDDTA is 40 uW. The FDDTA was designed in Cadence platform using 0.18 um CMOS technology from Taiwan Semiconductor Manufacturing Company (TSMC). As an example of applications a three-stage quadrature oscillator and fifth-order elliptic low-pass filter are presented to confirm the attractive features of the proposed CMOS structure of the FDDTA.

Název v anglickém jazyce

Low-voltage Fully Differential Difference Transconductance Amplifier

Popis výsledku anglicky

A new complementary metal–oxide–semiconductor (CMOS) structure for fully differential difference transconductance amplifier (FDDTA) is presented in this study. Thanks to using the non-conventional quasi-floating-gate (QFG) technique the circuit is capable to work under low-voltage supply of 0.6 V with extended input voltage range and with class AB output stages. The QFG multiple-input metal–oxide–semiconductor transistor is used to reduce the count of the differential pairs that needed to realise the FDDTA with simple CMOS structure. The static power consumption of the proposed FDDTA is 40 uW. The FDDTA was designed in Cadence platform using 0.18 um CMOS technology from Taiwan Semiconductor Manufacturing Company (TSMC). As an example of applications a three-stage quadrature oscillator and fifth-order elliptic low-pass filter are presented to confirm the attractive features of the proposed CMOS structure of the FDDTA.

Druh

J_imp - Článek v periodiku v databázi Web of Science

CEP obor

—

OECD FORD obor

20201 - Electrical and electronic engineering

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2018

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název periodika

IET Circuits, Devices and Systems

ISSN

1751-858X

e-ISSN

1751-8598

Svazek periodika

12

Číslo periodika v rámci svazku

1, IF: 1.395

Stát vydavatele periodika

GB - Spojené království Velké Británie a Severního Irska

Počet stran výsledku

9

Strana od-do

73-81

Kód UT WoS článku

000419402700010

EID výsledku v databázi Scopus

2-s2.0-85040175641