Hardware-Accelerated Twofish Core for FPGA

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F18%3APU128495" target="_blank" >RIV/00216305:26220/18:PU128495 - isvavai.cz</a>
Výsledek na webu
<a href="http://tsp.vutbr.cz/datas/tsp2018_proc/TSP2018.pdf" target="_blank" >http://tsp.vutbr.cz/datas/tsp2018_proc/TSP2018.pdf</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/TSP.2018.8441386" target="_blank" >10.1109/TSP.2018.8441386</a>

Jazyk výsledku
angličtina
Název v původním jazyce
Hardware-Accelerated Twofish Core for FPGA
Popis výsledku v původním jazyce
This article describes the hardware-accelerated implementation of the Twofish encryption algorithm on Field Programmable Gate Array (FPGA) network cards. The encryption core was implemented using the Virtex 7 network card to achieve real-time encryption and decryption. The algorithm was implemented for 128-bit words and 128-bit keys. This article demonstrates that the Twofish encryption core can operate with the maximum clock frequencies of 315MHz and achieves the throughput of 48 Gbps, which is faster than most currently implemented systems.
Název v anglickém jazyce
Hardware-Accelerated Twofish Core for FPGA
Popis výsledku anglicky
This article describes the hardware-accelerated implementation of the Twofish encryption algorithm on Field Programmable Gate Array (FPGA) network cards. The encryption core was implemented using the Virtex 7 network card to achieve real-time encryption and decryption. The algorithm was implemented for 128-bit words and 128-bit keys. This article demonstrates that the Twofish encryption core can operate with the maximum clock frequencies of 315MHz and achieves the throughput of 48 Gbps, which is faster than most currently implemented systems.

Projekt
<a href="/cs/project/VI20162018036" target="_blank" >VI20162018036: Kryptografické zabezpečení pro 100 GbE sítě</a><br>
Návaznosti
S - Specificky vyzkum na vysokych skolach

Rok uplatnění
2018
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
2018 41st International Conference on Telecommunications and Signal Processing (TSP)
ISBN
978-1-5386-4695-3
ISSN
1805-5435
e-ISSN
—
Počet stran výsledku
836
Strana od-do
338-341
Název nakladatele
Neuveden
Místo vydání
Atény, Řecko
Místo konání akce
Athens, Greece
Datum konání akce
4. 7. 2018
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
000454845100076

Podobné výsledky(10)