Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

CMOS Class AB Second Generation Voltage Conveyor

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F20%3APU136874" target="_blank" >RIV/00216305:26220/20:PU136874 - isvavai.cz</a>

  • Výsledek na webu

    <a href="http://dx.doi.org/10.1109/ICSyS47076.2019.8982420" target="_blank" >http://dx.doi.org/10.1109/ICSyS47076.2019.8982420</a>

  • DOI - Digital Object Identifier

    <a href="http://dx.doi.org/10.1109/ICSyS47076.2019.8982420" target="_blank" >10.1109/ICSyS47076.2019.8982420</a>

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    CMOS Class AB Second Generation Voltage Conveyor

  • Popis výsledku v původním jazyce

    This paper presents a class AB second generation voltage conveyor. This device is designed to obtain the current buffer as input stage and is followed by the voltage buffer in monolithic chip. A class AB technique to obtaining high signal swing, high dynamic range, high bandwidth and low power consumption has been used. The proposed circuit is simulated using SPICE simulations with a standard 0.18 mu m CMOS process and with +/- 0.9 V supply.

  • Název v anglickém jazyce

    CMOS Class AB Second Generation Voltage Conveyor

  • Popis výsledku anglicky

    This paper presents a class AB second generation voltage conveyor. This device is designed to obtain the current buffer as input stage and is followed by the voltage buffer in monolithic chip. A class AB technique to obtaining high signal swing, high dynamic range, high bandwidth and low power consumption has been used. The proposed circuit is simulated using SPICE simulations with a standard 0.18 mu m CMOS process and with +/- 0.9 V supply.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

  • OECD FORD obor

    20201 - Electrical and electronic engineering

Návaznosti výsledku

  • Projekt

  • Návaznosti

    S - Specificky vyzkum na vysokych skolach

Ostatní

  • Rok uplatnění

    2020

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    4th IEEE International Circuits and Systems Symposium (ICSyS)

  • ISBN

    978-1-7281-0024-1

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    4

  • Strana od-do

    1-4

  • Název nakladatele

    IEEE, 345 E 47TH ST, NEW YORK, NY 10017 USA

  • Místo vydání

    Kuala Lumpur, MALAYSIA

  • Místo konání akce

    Kuala Lumpur

  • Datum konání akce

    18. 9. 2019

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku

    000545528900008