VHDL Circuit Description Transparency Analysis

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F02%3APU36271" target="_blank" >RIV/00216305:26230/02:PU36271 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

VHDL Circuit Description Transparency Analysis

Popis výsledku v původním jazyce

The paper deals with analysis of transparency properties of circuit elements. Analysis of transparency is an important part of testability analysis of digital circuit using i path concept. I paths in the structure of the digital circuit consist of connections and elements. Such elements must have a mode of operation in which data can be transferred through them without change. When the structure of the digital circuit described in VHDL (at RT level) is under analysis, transparency properties of all elemments must be identified. While the structure of the circuit is known, elements are described by its behavior only. Methods of transparency analysis of elements described behaviorally in VHDL are depicted in the paper.

Název v anglickém jazyce

VHDL Circuit Description Transparency Analysis

Popis výsledku anglicky

The paper deals with analysis of transparency properties of circuit elements. Analysis of transparency is an important part of testability analysis of digital circuit using i path concept. I paths in the structure of the digital circuit consist of connections and elements. Such elements must have a mode of operation in which data can be transferred through them without change. When the structure of the digital circuit described in VHDL (at RT level) is under analysis, transparency properties of all elemments must be identified. While the structure of the circuit is known, elements are described by its behavior only. Methods of transparency analysis of elements described behaviorally in VHDL are depicted in the paper.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/GA102%2F01%2F1531" target="_blank" >GA102/01/1531: Formální postupy v diagnostice číslicových obvodů - verifikace testovatelného návrhu</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2002

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the Fifth International Scientific Conference Electronic Computers and Informatics 2002

ISBN

80-7099-879-2

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

194-199

Název nakladatele

Faculty of Electrical Engineering and Informatics, University of Technology Košice

Místo vydání

Košice

Místo konání akce

Kosice-Herlany

Datum konání akce

10. 10. 2002

Typ akce podle státní příslušnosti

EUR - Evropská akce

Kód UT WoS článku

—