Evoluční návrh testovacích obvodů na úrovni RT

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F04%3APU49148" target="_blank" >RIV/00216305:26230/04:PU49148 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Evolutionary Design of Synthetic RTL Benchmark Circuits

Popis výsledku v původním jazyce

In the paper it is demonstrated how evolutionary techniques can be used for the process of generating benchmark circuits covering a wide scale of testability properties. To calculate the value of fitness function the approach based on analytical evaluation of testability parameters is used. The solutions which cannot be synthesized by a design system are avoided from the process of developing a new generation of benchmark circuits. A number of circuits have been evolved with the required and predefinedvalue of&nbsp; controllability and observability. The output of the methodology developed and implemented is in the form of component VHDL code. The results are discussed and trends for the future research in this field are indicated.

Název v anglickém jazyce

Evolutionary Design of Synthetic RTL Benchmark Circuits

Popis výsledku anglicky

In the paper it is demonstrated how evolutionary techniques can be used for the process of generating benchmark circuits covering a wide scale of testability properties. To calculate the value of fitness function the approach based on analytical evaluation of testability parameters is used. The solutions which cannot be synthesized by a design system are avoided from the process of developing a new generation of benchmark circuits. A number of circuits have been evolved with the required and predefinedvalue of&nbsp; controllability and observability. The output of the methodology developed and implemented is in the form of component VHDL code. The results are discussed and trends for the future research in this field are indicated.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/GA102%2F04%2F0737" target="_blank" >GA102/04/0737: Moderní metody syntézy číslicových systémů</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2004

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Informal Digest of Papers, IEEE European Test Workshop 2004

ISBN

000000000

ISSN

—

e-ISSN

—

Počet stran výsledku

2

Strana od-do

107-108

Název nakladatele

IEEE Computer Society

Místo vydání

Montpellier

Místo konání akce

Ajaccio, Korsika

Datum konání akce

24. 5. 2004

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—