Aplikace hlídacích obvodů v architekturách odolných proti poruchám
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F08%3APU76767" target="_blank" >RIV/00216305:26230/08:PU76767 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
čeština
Název v původním jazyce
Aplikace hlídacích obvodů v architekturách odolných proti poruchám
Popis výsledku v původním jazyce
Příspěvek charakterizuje motivaci, cíle a dosavadní výsledky studenta při řešení jeho disertační práce. Je představena zavedená metodologie pro automatizované generování hlídacích obvodů pro jednoduché číslicové obvody nebo komunikační protokoly na báziFPGA. Dále je ukázané, jak lze využít takto vygenerovaných hlídacích obvodů při návrhu architektur odolných proti poruchám. Představen je přístup, jak vytvářet obvody se zvýšenou spolehlivostí s ohledem na dobu životnosti systému v obvodech FPGA s využitím architektur TMR a duplex doplněných o hlídací obvody. Experimentální výsledky rekapitulují náročnosti na zdroje FPGA samotných obvodů, jejich hlídačů a architektur odolných proti poruchám. V závěru je diskutován další směr výzkumu.
Název v anglickém jazyce
Aplikace hlídacích obvodů v architekturách odolných proti poruchám
Popis výsledku anglicky
Příspěvek charakterizuje motivaci, cíle a dosavadní výsledky studenta při řešení jeho disertační práce. Je představena zavedená metodologie pro automatizované generování hlídacích obvodů pro jednoduché číslicové obvody nebo komunikační protokoly na báziFPGA. Dále je ukázané, jak lze využít takto vygenerovaných hlídacích obvodů při návrhu architektur odolných proti poruchám. Představen je přístup, jak vytvářet obvody se zvýšenou spolehlivostí s ohledem na dobu životnosti systému v obvodech FPGA s využitím architektur TMR a duplex doplněných o hlídací obvody. Experimentální výsledky rekapitulují náročnosti na zdroje FPGA samotných obvodů, jejich hlídačů a architektur odolných proti poruchám. V závěru je diskutován další směr výzkumu.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—
Návaznosti výsledku
Projekt
<a href="/cs/project/GD102%2F05%2FH050" target="_blank" >GD102/05/H050: Integrovaný přístup k výchově studentů DSP v oblasti paralelních a distribuovaných systémů</a><br>
Návaznosti
Z - Vyzkumny zamer (s odkazem do CEZ)
Ostatní
Rok uplatnění
2008
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Počítačové architektury a diagnostika 2008
ISBN
978-80-7372-378-1
ISSN
—
e-ISSN
—
Počet stran výsledku
6
Strana od-do
—
Název nakladatele
Technická universita v Liberci
Místo vydání
Liberec
Místo konání akce
Hejnice
Datum konání akce
15. 9. 2008
Typ akce podle státní příslušnosti
CST - Celostátní akce
Kód UT WoS článku
—