Generic Partial Dynamic Reconfiguration Controller for Transient and Permanent Fault Mitigation in Fault Tolerant Systems Implemented Into FPGA

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F14%3APU111947" target="_blank" >RIV/00216305:26230/14:PU111947 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.1109/DDECS.2014.6868784" target="_blank" >http://dx.doi.org/10.1109/DDECS.2014.6868784</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/DDECS.2014.6868784" target="_blank" >10.1109/DDECS.2014.6868784</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Generic Partial Dynamic Reconfiguration Controller for Transient and Permanent Fault Mitigation in Fault Tolerant Systems Implemented Into FPGA

Popis výsledku v původním jazyce

This paper presents a small flexible reconfiguration controller for driving the reconfiguration process after transient or permanent fault attack based on techniques described in our methodology. The basic architecture together with the implementation and synthesis results and comparison with other solution are demonstrated.

Název v anglickém jazyce

Generic Partial Dynamic Reconfiguration Controller for Transient and Permanent Fault Mitigation in Fault Tolerant Systems Implemented Into FPGA

Popis výsledku anglicky

This paper presents a small flexible reconfiguration controller for driving the reconfiguration process after transient or permanent fault attack based on techniques described in our methodology. The basic architecture together with the implementation and synthesis results and comparison with other solution are demonstrated.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2014

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

17th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems

ISBN

978-0-7695-5074-9

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

171-174

Název nakladatele

IEEE Computer Society

Místo vydání

Warszawa

Místo konání akce

Warsaw

Datum konání akce

23. 4. 2014

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000346734200034