Systémy odolné proti poruchám - metodika návrhu řadiče rekonfigurace

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F17%3APU126435" target="_blank" >RIV/00216305:26230/17:PU126435 - isvavai.cz</a>

Výsledek na webu

<a href="http://www.fit.vutbr.cz/research/pubs/all.php?id=11480" target="_blank" >http://www.fit.vutbr.cz/research/pubs/all.php?id=11480</a>

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Systémy odolné proti poruchám - metodika návrhu řadiče rekonfigurace

Popis výsledku v původním jazyce

Pro kritické nejen řídicí systémy je výskyt poruch velice nežádoucí záležitostí. Obzvláště pokud by mohlo dojít k újmě na zdraví nebo finančním ztrátám. Proto se rozvíjely techniky známé pod názvem systémy odolné proti poruchám. Pro zotavování z poruch je obzvláště výhodné využít rekonfigurace. Platformou schopnou rekonfigurace pro návrh a implementaci obvodů je FPGA. Pro zajištění opravy obvodu v FPGA pomocí rekonfigurace je velice výhodné využít řadič částečné dynamické rekonfigurace tedy speciální přidanou komponentu. Dále je žádoucí, aby i řadič byl odolný proti poruchám, obzvláště když bude umístěn na stejném FPGA. Právě návrhem tohoto řadiče a vypracováním příslušných kritérií se bude zabývat metodika, která bude také tématem disertační práce.

Název v anglickém jazyce

Fault Tolerant Systems - Reconfiguration controller design methodology

Popis výsledku anglicky

The failures occurrences are very undesirable for not only critical control systems. Especially if it could lead to injury or financial loss. Therefore, techniques known as fault tolerant systems have been developed. Reconfiguration is especially useful for faults mitigation. The FPGA is an eligible reconfigured platform for designing and implementing circuits. A partial dynamic reconfiguration controller, which is a specially added component is highly beneficial to use for some FPGA circuit reparation by reconfiguration. Furthermore, it is desirable that the controller has fault tolerant, especially when it is placed in the same FPGA with desired circuit. The methodology, which will also be the topic of my dissertation will deal with this controller design and the developing of the relevant criteria.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20206 - Computer hardware and architecture

Projekt

—

Návaznosti

S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2017

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Počítačové architektury & diagnostika 2017

ISBN

978-80-972784-0-3

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

24-27

Název nakladatele

Slovenská technická univerzita v Bratislavě

Místo vydání

Smolenice

Místo konání akce

Smolenice

Datum konání akce

6. 9. 2017

Typ akce podle státní příslušnosti

CST - Celostátní akce

Kód UT WoS článku

—