Packet Processing on FPGA SoC with DPDK

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F16%3APU121635" target="_blank" >RIV/00216305:26230/16:PU121635 - isvavai.cz</a>

Výsledek na webu

<a href="http://ieeexplore.ieee.org/document/7577395/" target="_blank" >http://ieeexplore.ieee.org/document/7577395/</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/FPL.2016.7577395" target="_blank" >10.1109/FPL.2016.7577395</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Packet Processing on FPGA SoC with DPDK

Popis výsledku v původním jazyce

One of the most important topics of today is a packet processing in data centers with respect to the power consumption and efficient utilization of computational resources. The ARM architecture has proved to be an energy efficient computational system. Together with an integrated FPGA on a single die, it offers potentially a high performance with respect to the power consumption. DPDK - a set of libraries and drivers intended primarily for fast packet processing - is becoming to be a standard approach for packet processing, especially in data centers. In this paper, we exploit the potential of packet processing based on DPDK and FPGA SoC architectures. Especially, we aim at the potential of utilizing the ARM Cortex-A9 and Cortex-A53 CPUs.

Název v anglickém jazyce

Packet Processing on FPGA SoC with DPDK

Popis výsledku anglicky

One of the most important topics of today is a packet processing in data centers with respect to the power consumption and efficient utilization of computational resources. The ARM architecture has proved to be an energy efficient computational system. Together with an integrated FPGA on a single die, it offers potentially a high performance with respect to the power consumption. DPDK - a set of libraries and drivers intended primarily for fast packet processing - is becoming to be a standard approach for packet processing, especially in data centers. In this paper, we exploit the potential of packet processing based on DPDK and FPGA SoC architectures. Especially, we aim at the potential of utilizing the ARM Cortex-A9 and Cortex-A53 CPUs.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2016

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

26th International Conference on Field-Programmable Logic and Applications

ISBN

978-2-8399-1844-2

ISSN

—

e-ISSN

—

Počet stran výsledku

2

Strana od-do

578-579

Název nakladatele

École Polytechnique Fédérale de Lausanne

Místo vydání

Lausanne

Místo konání akce

Lausanne

Datum konání akce

29. 8. 2016

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000386610400097