Metodika návrhu řadiče rekonfigurace pro Systémy odolné proti poruchám

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F18%3APU130764" target="_blank" >RIV/00216305:26230/18:PU130764 - isvavai.cz</a>

Výsledek na webu

<a href="http://www.fit.vutbr.cz/research/pubs/all.php?id=11770" target="_blank" >http://www.fit.vutbr.cz/research/pubs/all.php?id=11770</a>

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Metodika návrhu řadiče rekonfigurace pro Systémy odolné proti poruchám

Popis výsledku v původním jazyce

Programovatelná hradlová pole (FPGA) jsou v dnešní době populární nejen pro vestavěné systémy. Jejich nevýhodou je náchylnost na sluneční aktivitu, která díky radioaktivnímu záření způsobuje poruchy konfigurační paměti známé jako SEU. Ty mohou způsobit selhání celého systému. Proto je vyvíjena řada metod pro zvýšení odolnosti proti poruchám. Pro FPGA je typické využití prostorové redundance např. TMR, která ale poruchy pouze maskuje. Proto je velice vhodné využít klíčové schopnosti FPGA - rekonfigurace a tudíž moci poruchy opravit. Vše potřebné k opravě pomocí rekonfigurace musí zajistit její řadič. Ovšem existuje mnoho přístupů jak jej implementovat a proto se v rámci disertační práce zabývám jeho návrhem. Dále je představen nástroj pro odhad spolehlivosti systému založeného na TMR a rekonfiguraci. Nástroj je založený na simulaci systému s parametry MTTF a dobou rekonfigurace.

Název v anglickém jazyce

Reconfiguration controller design methodology for Fault Tolerant Systems

Popis výsledku anglicky

Field Programmable Gate Arrays (FPGAs) are nowadays popular not only for embedded systems. Their disadvantage is the susceptibility to solar activity which causes configuration memory faults due to radiation known as SEU. These can cause system failure. Therefore, a number of methods are being developed to increase the fault tolerance. The spatial redundancy is typical used for FPGA, eg TMR, which masks faults only. Therefore, it is very appropriate to use the key capabilities of the FPGA - reconfiguration which is able to repair faults.  Everything needed to be reconfigured must be secured by the controller. However, there are many approaches to implementing it and therefore I deal with its proposal in the dissertation. In addition, a tool for estimating the reliability of a TMR based system and reconfiguration is presented. The tool is based on a system simulation with MTTF parameters and reconfiguration time.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20206 - Computer hardware and architecture

Projekt

<a href="/cs/project/8A18014" target="_blank" >8A18014: Cyber Security for Cross Domain Reliable Dependable Automated Systems</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2018

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Počítačové architektury & diagnostika 2018

ISBN

978-80-261-0814-6

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

21-24

Název nakladatele

Západočeská univerzita v Plzni

Místo vydání

Stachy

Místo konání akce

Stachy

Datum konání akce

5. 9. 2018

Typ akce podle státní příslušnosti

CST - Celostátní akce

Kód UT WoS článku

—