In-depth Analysis of 10 nm Exynos Processor using Micro CT and FIB-SEM System

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26620%2F19%3APU132842" target="_blank" >RIV/00216305:26620/19:PU132842 - isvavai.cz</a>

Výsledek na webu

<a href="http://www.ipfa-ieee.org/" target="_blank" >http://www.ipfa-ieee.org/</a>

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

In-depth Analysis of 10 nm Exynos Processor using Micro CT and FIB-SEM System

Popis výsledku v původním jazyce

Latest technology nodes have made finer, more precise physical failure analysis techniques to emerge. Conventional techniques for larger technology nodes are slowly becoming ineffective. In this paper, we discuss effective yet non-invasive technique like micro CT where we get high fidelity images of the Exynos processor and complement it with further analysis using FIB-SEM systems-based preparation techniques like site-specific homogenous delayering, in-situ probing and TEM lamella preparation which enables failure analysis and reverse engineering techniques like nanoprobing and TEM imaging possible.

Název v anglickém jazyce

In-depth Analysis of 10 nm Exynos Processor using Micro CT and FIB-SEM System

Popis výsledku anglicky

Latest technology nodes have made finer, more precise physical failure analysis techniques to emerge. Conventional techniques for larger technology nodes are slowly becoming ineffective. In this paper, we discuss effective yet non-invasive technique like micro CT where we get high fidelity images of the Exynos processor and complement it with further analysis using FIB-SEM systems-based preparation techniques like site-specific homogenous delayering, in-situ probing and TEM lamella preparation which enables failure analysis and reverse engineering techniques like nanoprobing and TEM imaging possible.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20501 - Materials engineering

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2019

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

IEEE International Symposium on the Physical and Failure Analysis of Integrated Circuits

ISBN

978-1-7281-3552-6

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

1-4

Název nakladatele

Neuveden

Místo vydání

neuveden

Místo konání akce

Hangzhou

Datum konání akce

2. 6. 2019

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

000541473300130