Optimal DMD wavefront sensor for optical systems assembly

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F47677023%3A_____%2F20%3AN0000006" target="_blank" >RIV/47677023:_____/20:N0000006 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
angličtina
Název v původním jazyce
Optimal DMD wavefront sensor for optical systems assembly
Popis výsledku v původním jazyce
A functional sample of custom DMD electronics for Hartmann like wavefront sensor has been built. The electronics includes custom FPGA and special software reflecting the needs of wavefront sensing. This customized solution leads to the optimal custom DMD wavefront sensor.
Název v anglickém jazyce
Optimal DMD wavefront sensor for optical systems assembly
Popis výsledku anglicky
A functional sample of custom DMD electronics for Hartmann like wavefront sensor has been built. The electronics includes custom FPGA and special software reflecting the needs of wavefront sensing. This customized solution leads to the optimal custom DMD wavefront sensor.

Projekt
<a href="/cs/project/TN01000008" target="_blank" >TN01000008: Centrum elektronové a fotonové optiky</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění
2020
Kód důvěrnosti údajů
C - Předmět řešení projektu podléhá obchodnímu tajemství (§ 504 Občanského zákoníku), ale název projektu, cíle projektu a u ukončeného nebo zastaveného projektu zhodnocení výsledku řešení projektu (údaje P03, P04, P15, P19, P29, PN8) dodané do CEP, jsou upraveny tak, aby byly zveřejnitelné.

Interní identifikační kód produktu
MEO_NCK-DP09_2020_GFUNK02
Číselná identifikace
GFUNK
Technické parametry
Řídicí elektronika zajišťuje správnou funkci a přenos obrazových dat z PC do DMD čipu. V původním zapojení základní funkce ovládal originální obvod DLPC410, který byl v našem případě nahrazen pomocí FPGA. DMD čip je v desce elekroniky přizpůsoben mechanicky tak, aby bylo možné připojit chlazení čipu a optický interface. Elektronika umožňuje zobrazení definovaných binárních patternů a jejich synchronizaci s externím zařízením. FPGA je nakonfigurováno pro komunikaci s řídícím SW počítače, odesílání obrazových dat na displej a počáteční konfiguraci displeje a podpůrného obvodu. Komunikace s řídícím SW probíhá pomocí emulované sériové linky a je obousměrná.
Ekonomické parametry
Zařízení je používáno pro výzkumné a výukové účely.
Kategorie aplik. výsledku dle nákladů
—
IČO vlastníka výsledku
47677023
Název vlastníka
Meopta - optika, s.r.o., Univerzita Palackého v Olomouci
Stát vlastníka
CZ - Česká republika
Druh možnosti využití
A - K využití výsledku jiným subjektem je vždy nutné nabytí licence
Požadavek na licenční poplatek
A - Poskytovatel licence na výsledek požaduje licenční poplatek
Adresa www stránky s výsledkem
—

Podobné výsledky(10)