Grafický framework pro návrh číslicových obvodů

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F61989100%3A27240%2F04%3A00011331" target="_blank" >RIV/61989100:27240/04:00011331 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Graphical Framework for Digital Systems Design

Popis výsledku v původním jazyce

In this paper a framework design solution for digital systems design is presented. The framework uses the Simulink software as a standard design entry tool. The key role in the Framework design plays the netlist compiler, which is a stand-alone programm,created in C++. Although the Framework has been primary designated for general digital systems, presently it assumes to be used for creating the parallel systems with distributed memory and can be targetted to powerful FPGA devices. So the computing systems designed in the Framework are naturally synchronnous and the language finally used for describing the system is the VHDL. The Simulink software together with a designed netlist compiler constitutes an Integrated Development Environment (IDE).

Název v anglickém jazyce

Graphical Framework for Digital Systems Design

Popis výsledku anglicky

In this paper a framework design solution for digital systems design is presented. The framework uses the Simulink software as a standard design entry tool. The key role in the Framework design plays the netlist compiler, which is a stand-alone programm,created in C++. Although the Framework has been primary designated for general digital systems, presently it assumes to be used for creating the parallel systems with distributed memory and can be targetted to powerful FPGA devices. So the computing systems designed in the Framework are naturally synchronnous and the language finally used for describing the system is the VHDL. The Simulink software together with a designed netlist compiler constitutes an Integrated Development Environment (IDE).

Druh

D - Stať ve sborníku

CEP obor

JD - Využití počítačů, robotika a její aplikace

OECD FORD obor

—

Projekt

<a href="/cs/project/GP102%2F02%2FP049" target="_blank" >GP102/02/P049: Návrh a vývoj flexibilního grafického vývojového prostředí pro generování aplikací založených na jazyce VHDL</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2004

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

11th Electronic Devices and Sysrems Conference 2004

ISBN

80-214-2701-9

ISSN

—

e-ISSN

—

Počet stran výsledku

515

Strana od-do

181-184

Název nakladatele

VUT Brno

Místo vydání

Brno

Místo konání akce

Brno, Česká republika

Datum konání akce

9. 9. 2004

Typ akce podle státní příslušnosti

EUR - Evropská akce

Kód UT WoS článku

—