Framework pro návrh paralelních výpočetních systémů
Popis výsledku
V tomto příspěvku je prezentováno řešení návrhu frameworku pro návrh paralelních výpočetních systémů. Framework využívá pro vstupní návrh standardní nástroj Simulink. Klíčovou roli v návrhu frameworku hraje tzv. kompilátor netlistu, což je samostatný program v C++. V tomto příspěvku se předpokládá použití navrhovaného frameworku pro tvorbu paralelních systémů s distribuovanou pamětí s cílovou implementací do součástek FPGA. Výpočetní systémy navrhované pomocí frameworku jsou primárně systémy synchronnía cílovým jazykem pro jejich popis je VHDL. Program Simulink spolu s navrhovaným kompilátorem netlistu vytváří integrované vývojové prostředí (IDE).
Klíčová slova
Digital circuitsLogic arraysLogic circuitsLogic designIntegrated circuits
Identifikátory výsledku
Kód výsledku v IS VaVaI
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
The Framework for Parallel Computing Systems Design
Popis výsledku v původním jazyce
This paper presents a framework design solution for parallel computing digital systems design. The framework uses the Simulink software as a standard design entry tool. The key role in the Framework design plays the netlist compiler, which is a stand-alone programm, created in C++. The framework assumes to be used for creating the parallel systems with distributed memory and can be targetted to powerful FPGA devices. So the computing systems designed in the Framework are naturally synchronnous and the language finally used for describing the system is the VHDL. The Simulink software together with a designed netlist compiler constitutes an Integrated Development Environment (IDE).
Název v anglickém jazyce
The Framework for Parallel Computing Systems Design
Popis výsledku anglicky
This paper presents a framework design solution for parallel computing digital systems design. The framework uses the Simulink software as a standard design entry tool. The key role in the Framework design plays the netlist compiler, which is a stand-alone programm, created in C++. The framework assumes to be used for creating the parallel systems with distributed memory and can be targetted to powerful FPGA devices. So the computing systems designed in the Framework are naturally synchronnous and the language finally used for describing the system is the VHDL. The Simulink software together with a designed netlist compiler constitutes an Integrated Development Environment (IDE).
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JD - Využití počítačů, robotika a její aplikace
OECD FORD obor
—
Návaznosti výsledku
Projekt
GA102/02/1032: Vestavěné řídicí systémy a jejich vzájemná komunikace
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Ostatní
Rok uplatnění
2004
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Programmable Devices and Systems 2004-IFAC Workshop
ISBN
83-908409-8-7
ISSN
—
e-ISSN
—
Počet stran výsledku
506
Strana od-do
238-240
Název nakladatele
IFAC WS 2004 0008 PL
Místo vydání
Gliwice, Polská republika
Místo konání akce
Krakow, Polská republikace
Datum konání akce
18. 11. 2004
Typ akce podle státní příslušnosti
EUR - Evropská akce
Kód UT WoS článku
—
Základní informace
Druh výsledku
D - Stať ve sborníku
CEP
JD - Využití počítačů, robotika a její aplikace
Rok uplatnění
2004