Částečná dynamická rekonfigurace na FPGA obvodech firmy XILINX

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F07%3A00079825" target="_blank" >RIV/67985556:_____/07:00079825 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Částečná dynamická rekonfigurace na FPGA obvodech firmy XILINX

Popis výsledku v původním jazyce

Obsahem tohoto dokumentu je popis aplikace využívající částečné dynamické rekonfigurace na obvodech FPGA firmy Xilinx. Implementován je FIR filtr na ML402 desce firmy Xilinx.

Název v anglickém jazyce

Partial Dynamic Reconfiguration in Xilinx FPGA Circuits

Popis výsledku anglicky

This application note describes the use of the partial dynamic reconfiguration in Xilinx FPGA circuits. The FIR filter is implemented in Xilinx ML402 evaluation platform.

Druh

A - Audiovizuální tvorba

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/1M0567" target="_blank" >1M0567: Centrum aplikované kybernetiky</a><br>

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2007

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

ISBN

—

Místo vydání

Praha

Název nakladatele resp. objednatele

—

Verze

—

Identifikační číslo nosiče

—