Částečná dynamická rekonfigurace na FPGA obvodech firmy Xilinx s nástroji ISE a EDK verze 8.2i

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F07%3A00081217" target="_blank" >RIV/67985556:_____/07:00081217 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Částečná dynamická rekonfigurace na FPGA obvodech firmy Xilinx s nástroji ISE a EDK verze 8.2i

Popis výsledku v původním jazyce

Obsahem tohoto dokumentu je popis aplikace využívající částečné dynamické rekonfigurace na FPGA obvodech firmy Xilinx. Implementován je FIR filtr na ML402 desce firmy Xilinx. Použitými nástroji jsou ISE a EDK ve verzi 8.2i.

Název v anglickém jazyce

Partial Dynamic Reconfiguration in Xilinx FPGA Circuits with ISE 8.2i and EDK 8.2i tools

Popis výsledku anglicky

This application note describes the use of the partial dynamic reconfiguration in Xilinx FPGA circuits. The FIR filter is implemented in Xilinx ML402 evaluation platform. Used tools are ISE and EDK in 8.2i version.

Druh

A - Audiovizuální tvorba

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/1M0567" target="_blank" >1M0567: Centrum aplikované kybernetiky</a><br>

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2007

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

ISBN

—

Místo vydání

Praha

Název nakladatele resp. objednatele

—

Verze

—

Identifikační číslo nosiče

—