Mixed-Mode BIST založený na Column Matching algoritmu

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F05%3A03113895" target="_blank" >RIV/68407700:21230/05:03113895 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Mixed-Mode BIST Based on Column Matching

Popis výsledku v původním jazyce

A test-per-clock BIST method for combinational or full-scan circuits is proposed. The method is based on a design of a combinational block - the decoder, transforming pseudo-random LFSR code words into deterministic test patterns. A Column-Matching algorithm to design the decoder is proposed. The Column Matching method modified to support a mixed-mode BIST is proposed as well. Here the BIST is divided into two disjoint phases - the pseudo-random phase, where the LFSR patterns are being applied to the circuit unmodified, and the deterministic phase detecting all the yet undetected faults. This enables us to reach a high fault coverage in a short test time and with a low area overhead.

Název v anglickém jazyce

Mixed-Mode BIST Based on Column Matching

Popis výsledku anglicky

A test-per-clock BIST method for combinational or full-scan circuits is proposed. The method is based on a design of a combinational block - the decoder, transforming pseudo-random LFSR code words into deterministic test patterns. A Column-Matching algorithm to design the decoder is proposed. The Column Matching method modified to support a mixed-mode BIST is proposed as well. Here the BIST is divided into two disjoint phases - the pseudo-random phase, where the LFSR patterns are being applied to the circuit unmodified, and the deterministic phase detecting all the yet undetected faults. This enables us to reach a high fault coverage in a short test time and with a low area overhead.

Druh

D - Stať ve sborníku

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

<a href="/cs/project/GA102%2F04%2F2137" target="_blank" >GA102/04/2137: Návrh vysoce spolehlivých řídících systémů pomocí dynamicky rekonfigurovatelných obvodů FPGA</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2005

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Počítačové architektury & diagnostika

ISBN

80-01-03298-1

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

45-50

Název nakladatele

ČVUT FEL, Katedra počítačů

Místo vydání

Praha

Místo konání akce

Lázně Sedmihorky

Datum konání akce

21. 9. 2005

Typ akce podle státní příslušnosti

EUR - Evropská akce

Kód UT WoS článku

—