Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Snížení plochy křemíku zabrané IIR filtrem pomocí kvantizační zpětné vazby

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F07%3A03129811" target="_blank" >RIV/68407700:21230/07:03129811 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Filter Hardware Cost Reduction by Means of Error Feedback

  • Popis výsledku v původním jazyce

    A simple method to reduce the hardware cost (silicon area) of the biquadratic section implementation by means of error feedback (EF) is described. The optimization method utilizes the fact that the filter with an EF is more resistant to roundoff noise than a filter without it. An iterative method is used to reduce the occupied silicon area. Results show it is possible to spare up to 22% of the occupied silicon area. Our findings are valid for FPGA as well as ASIC implementation of the IIR filters. Ourmethod has an advantage in using a standard and already verified filtering IP core which results in design time reduction.

  • Název v anglickém jazyce

    Filter Hardware Cost Reduction by Means of Error Feedback

  • Popis výsledku anglicky

    A simple method to reduce the hardware cost (silicon area) of the biquadratic section implementation by means of error feedback (EF) is described. The optimization method utilizes the fact that the filter with an EF is more resistant to roundoff noise than a filter without it. An iterative method is used to reduce the occupied silicon area. Results show it is possible to spare up to 22% of the occupied silicon area. Our findings are valid for FPGA as well as ASIC implementation of the IIR filters. Ourmethod has an advantage in using a standard and already verified filtering IP core which results in design time reduction.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JA - Elektronika a optoelektronika, elektrotechnika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/GD102%2F03%2FH085" target="_blank" >GD102/03/H085: Modelování biologických a řečových signálů</a><br>

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Ostatní

  • Rok uplatnění

    2007

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Proceedings of 17th International Conference Radioelektronika 2007

  • ISBN

    1-4244-0821-0

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    6

  • Strana od-do

    73-78

  • Název nakladatele

    Institute of Electrical and Electronic Engineers

  • Místo vydání

    Piscataway

  • Místo konání akce

    VUT v Brně, FEKT, ÚREL

  • Datum konání akce

    24. 4. 2007

  • Typ akce podle státní příslušnosti

    EUR - Evropská akce

  • Kód UT WoS článku