On FPGA Based Acceleration of Image Processing in Mobile Robotics

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F15%3A00236926" target="_blank" >RIV/68407700:21230/15:00236926 - isvavai.cz</a>

Výsledek na webu

<a href="https://ojs.cvut.cz/ojs/index.php/APP/article/view/APP.2015.1.0008" target="_blank" >https://ojs.cvut.cz/ojs/index.php/APP/article/view/APP.2015.1.0008</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.14311/APP.2015.1.0008" target="_blank" >10.14311/APP.2015.1.0008</a>

Jazyk výsledku

angličtina

Název v původním jazyce

On FPGA Based Acceleration of Image Processing in Mobile Robotics

Popis výsledku v původním jazyce

In visual navigation tasks, a lack of the computational resources is one of the main limitations of micro robotic platforms to be deployed in autonomous missions. It is because the most of nowadays techniques of visual navigation relies on a detection ofsalient points that is computationally very demanding. In this paper, an FPGA assisted acceleration of image processing is considered to overcome limitations of computational resources available on-board and to enable high processing speeds while it maylower the power consumption of the system. The paper reports on performance evaluation of the CPU-based and FPGA-based implementations of a visual teach-and-repeat navigation system based on detection and tracking of the FAST image salient points. The results indicate that even a computationally efficient FAST algorithm can benefit from a parallel (low-cost) FPGA-based implementation that has a competitive processing time but more importantly it is a more power efficient.

Název v anglickém jazyce

On FPGA Based Acceleration of Image Processing in Mobile Robotics

Popis výsledku anglicky

In visual navigation tasks, a lack of the computational resources is one of the main limitations of micro robotic platforms to be deployed in autonomous missions. It is because the most of nowadays techniques of visual navigation relies on a detection ofsalient points that is computationally very demanding. In this paper, an FPGA assisted acceleration of image processing is considered to overcome limitations of computational resources available on-board and to enable high processing speeds while it maylower the power consumption of the system. The paper reports on performance evaluation of the CPU-based and FPGA-based implementations of a visual teach-and-repeat navigation system based on detection and tracking of the FAST image salient points. The results indicate that even a computationally efficient FAST algorithm can benefit from a parallel (low-cost) FPGA-based implementation that has a competitive processing time but more importantly it is a more power efficient.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/GP13-18316P" target="_blank" >GP13-18316P: Samo-organizující se sítě v robotických úlohách plánování cesty přes více cílů</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2015

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

ACTA POLYTECHNICA CTU PROCEEDINGS: PAIR'15 Student Conferences on Planning in Artificial Intelligence and Robotics

ISBN

—

ISSN

2336-5382

e-ISSN

—

Počet stran výsledku

7

Strana od-do

8-14

Název nakladatele

ČVUT

Místo vydání

Praha

Místo konání akce

Písek

Datum konání akce

7. 9. 2015

Typ akce podle státní příslušnosti

EUR - Evropská akce

Kód UT WoS článku

—