Modeling of a Hump Effect Using a Three-Dimensional TCAD Device Simulator

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F19%3A00340359" target="_blank" >RIV/68407700:21230/19:00340359 - isvavai.cz</a>

Výsledek na webu

<a href="http://poseidon2.feld.cvut.cz/conf/poster/" target="_blank" >http://poseidon2.feld.cvut.cz/conf/poster/</a>

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Modeling of a Hump Effect Using a Three-Dimensional TCAD Device Simulator

Popis výsledku v původním jazyce

In this paper, we have analyzed the hump effect of polysilicon planar NMOS transistors. The hump effect caused by boron segregation makes a negative effect on transfer characteristic in the sub-threshold region of high voltage transistors. Therefore, we have analyzed the hump effect for several geometries, where various physical parameters have been lengths of MOS transistors, and gate thicknesses oxide of MOS transistors. Moreover, it has been studied for different simulation parameter. As the simulation parameters have been various gate-source voltages VGS, and bulk-source voltage VBS. In order to respect the hump effect in circuit level simulations, there has been verified a macromodel of the MOS transistor with the hump effect. All simulations have been run by the 3D TCAD Silvaco simulation tool.

Název v anglickém jazyce

Modeling of a Hump Effect Using a Three-Dimensional TCAD Device Simulator

Popis výsledku anglicky

In this paper, we have analyzed the hump effect of polysilicon planar NMOS transistors. The hump effect caused by boron segregation makes a negative effect on transfer characteristic in the sub-threshold region of high voltage transistors. Therefore, we have analyzed the hump effect for several geometries, where various physical parameters have been lengths of MOS transistors, and gate thicknesses oxide of MOS transistors. Moreover, it has been studied for different simulation parameter. As the simulation parameters have been various gate-source voltages VGS, and bulk-source voltage VBS. In order to respect the hump effect in circuit level simulations, there has been verified a macromodel of the MOS transistor with the hump effect. All simulations have been run by the 3D TCAD Silvaco simulation tool.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20201 - Electrical and electronic engineering

Projekt

—

Návaznosti

S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2019

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the International Student Scientific Conference Poster – 23/2019

ISBN

978-80-01-06581-5

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

61-64

Název nakladatele

ČVUT FEL, Středisko vědecko-technických informací

Místo vydání

Praha

Místo konání akce

ČVUT FEL, Technická 2, Praha 6

Datum konání akce

23. 5. 2019

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—