Fast Neural Network Implementation

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F99%3A03020682" target="_blank" >RIV/68407700:21230/99:03020682 - isvavai.cz</a>
Nalezeny alternativní kódy
RIV/68407700:21230/99:00060682
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
angličtina
Název v původním jazyce
Fast Neural Network Implementation
Popis výsledku v původním jazyce
This article is focused on implementation of neural networks in hardware. We give an overview of so-called shift-add neural atithmetics, which provides a complete set of functions suitable for fast perceptron and RBF neuron implementations. The functionsuse linear approximation to reach sufficient simplicity. We show gate-level implementation of all functions based only on adders and shifters. Real implementations in FPGA XILINX and silicon chip are also presented.
Název v anglickém jazyce
Fast Neural Network Implementation
Popis výsledku anglicky
This article is focused on implementation of neural networks in hardware. We give an overview of so-called shift-add neural atithmetics, which provides a complete set of functions suitable for fast perceptron and RBF neuron implementations. The functionsuse linear approximation to reach sufficient simplicity. We show gate-level implementation of all functions based only on adders and shifters. Real implementations in FPGA XILINX and silicon chip are also presented.

Druh
J<sub>x</sub> - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)
CEP obor
JC - Počítačový hardware a software
OECD FORD obor
—

Rok uplatnění
1999
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Podobné výsledky(10)