LZ4 Compression Algorithm on FPGA

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F15%3A00234916" target="_blank" >RIV/68407700:21240/15:00234916 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.1109/ICECS.2015.7440278" target="_blank" >http://dx.doi.org/10.1109/ICECS.2015.7440278</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/ICECS.2015.7440278" target="_blank" >10.1109/ICECS.2015.7440278</a>

Jazyk výsledku

angličtina

Název v původním jazyce

LZ4 Compression Algorithm on FPGA

Popis výsledku v původním jazyce

This paper describes analysis and implementation of a LZ4 compression algorithm. LZ4 is derived from a standard LZ77 compression algorithm and is focused on the compression and decompression speed. The LZ4 lossless compression algorithm was analyzed regarding its suitability for hardware implementation. The first step of this research is based on software implementation of LZ4 with regard to the future hardware implementation. As a second step, a simple hardware implementation of LZ4 is evaluated for bottlenecks in the original LZ4 code. Xilinx Virtex?6 and 7?Series FPGAs are used to obtain experimental results. These results are compared to the industry competitor.

Název v anglickém jazyce

LZ4 Compression Algorithm on FPGA

Popis výsledku anglicky

This paper describes analysis and implementation of a LZ4 compression algorithm. LZ4 is derived from a standard LZ77 compression algorithm and is focused on the compression and decompression speed. The LZ4 lossless compression algorithm was analyzed regarding its suitability for hardware implementation. The first step of this research is based on software implementation of LZ4 with regard to the future hardware implementation. As a second step, a simple hardware implementation of LZ4 is evaluated for bottlenecks in the original LZ4 code. Xilinx Virtex?6 and 7?Series FPGAs are used to obtain experimental results. These results are compared to the industry competitor.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

—

Návaznosti

S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2015

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

21st IEEE International Conference on Electronics, Circuits, and Systems

ISBN

978-1-4799-2451-6

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

179-182

Název nakladatele

Institute of Electrical and Electronics Engineers

Místo vydání

New York

Místo konání akce

Cairo

Datum konání akce

6. 12. 2015

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—