Zapojení standardní buňky CMOS se sníženou datovou závislostí statické spotřeby

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F21%3A00352290" target="_blank" >RIV/68407700:21240/21:00352290 - isvavai.cz</a>

Výsledek na webu

<a href="https://isdv.upv.cz/doc/FullFiles/Patents/FullDocuments/308/308895.pdf" target="_blank" >https://isdv.upv.cz/doc/FullFiles/Patents/FullDocuments/308/308895.pdf</a>

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Zapojení standardní buňky CMOS se sníženou datovou závislostí statické spotřeby

Popis výsledku v původním jazyce

Statický CMOS obvod (100) obsahuje bloky PMOS (104) a NMOS (105). Blok PMOS (104) je připojen mezi virtuální napájecí uzel (102) připojený k napájecímu vodiči a výstup (101). Blok NMOS (105) je připojen mezi virtuální zemní uzel (103) připojený k zemnímu vodiči a výstup (101). Na výstup O (101) statického CMOS obvodu (100) je připojen vstup řetězce tvořeného alespoň jedním balančním invertorem. Výstup tohoto řetězce je výstupem celého zapojení. Velikost balančních invertorů zařazených v řetězci je optimalizovaná dle statického CMOS obvodu (100), kdy součet statické spotřeby včetně spotřeby indukované osvícením balančních invertorů (200, 300, 400) v řetězci a statického CMOS obvodu (100) je pro všechny možné kombinace vstupů statického CMOS obvodu (100) co nejbližší konstantě. Statický CMOS obvod (100) je doplněn kombinací dalších zapojení. ### Patent využíván vlastníkem.

Název v anglickém jazyce

Connection of a standard CMOS cell with reduced data dependence of static consumption

Popis výsledku anglicky

The static CMOS circuit (100) includes PMOS (104) and NMOS (105) blocks. The PMOS block (104) is connected between a virtual power node (102) connected to the power wire and an output (101). The NMOS block (105) is connected between the virtual ground node (103) connected to the ground wire and the output (101). A chain input of at least one balance inverter is connected to the output O (101) of the static CMOS circuit (100). The output of this chain is the output of the entire circuit. The size of the balance inverters included in the chain is optimized according to the static CMOS circuit (100), where the sum of static consumption including consumption induced by lighting balance inverters (200, 300, 400) in the chain and static CMOS circuit (100) is for all combinations of static CMOS inputs circuit (100) as close as possible to the constant. The static CMOS circuit (100) is supplemented by a combination of other connections. ### The patent is exploited by its owner.

Druh

P - Patent

CEP obor

—

OECD FORD obor

20206 - Computer hardware and architecture

Projekt

<a href="/cs/project/EF16_019%2F0000765" target="_blank" >EF16_019/0000765: Výzkumné centrum informatiky</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2021

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Číslo patentu nebo vzoru

308895

Vydavatel

CZ001 -

Název vydavatele

Industrial Property Office

Místo vydání

Prague

Stát vydání

CZ - Česká republika

Datum přijetí

30. 6. 2021

Název vlastníka

České vysoké učení technické v Praze, Jugoslávských partyzánů 1580/3, 160 00 Praha 6, Dejvice, Česká republika

Způsob využití

A - Výsledek využívá pouze poskytovatel

Druh možnosti využití

A - K využití výsledku jiným subjektem je vždy nutné nabytí licence