Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Low-voltage low-power bulk-driven analog median filter

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21460%2F16%3A00310835" target="_blank" >RIV/68407700:21460/16:00310835 - isvavai.cz</a>

  • Nalezeny alternativní kódy

    RIV/00216305:26220/16:PU118019

  • Výsledek na webu

    <a href="http://dx.doi.org/10.1016/j.aeue.2016.02.007" target="_blank" >http://dx.doi.org/10.1016/j.aeue.2016.02.007</a>

  • DOI - Digital Object Identifier

    <a href="http://dx.doi.org/10.1016/j.aeue.2016.02.007" target="_blank" >10.1016/j.aeue.2016.02.007</a>

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Low-voltage low-power bulk-driven analog median filter

  • Popis výsledku v původním jazyce

    This paper presents low-voltage (LV) low-power (LP) voltage-mode analog median filter based on winner-take-all (WTA) and loser-take-all (LTA) circuits. The LTA and WTA CMOS structures are performed utilizing bulk-driven (BD) MOS transistor (MOST) technique, enabling circuits to operate under low supply voltage of only ±0.25 V and consume extremely low-power in micro range. In addition to the simple topology of the proposed circuits, they provide high accuracy. Moreover, the common mode voltage range is near rail-to-rail. Eventually, to verify the functionality of the proposed circuits, the simulation results are carried out in Cadence environment using triple-well 0.18 μm CMOS process.

  • Název v anglickém jazyce

    Low-voltage low-power bulk-driven analog median filter

  • Popis výsledku anglicky

    This paper presents low-voltage (LV) low-power (LP) voltage-mode analog median filter based on winner-take-all (WTA) and loser-take-all (LTA) circuits. The LTA and WTA CMOS structures are performed utilizing bulk-driven (BD) MOS transistor (MOST) technique, enabling circuits to operate under low supply voltage of only ±0.25 V and consume extremely low-power in micro range. In addition to the simple topology of the proposed circuits, they provide high accuracy. Moreover, the common mode voltage range is near rail-to-rail. Eventually, to verify the functionality of the proposed circuits, the simulation results are carried out in Cadence environment using triple-well 0.18 μm CMOS process.

Klasifikace

  • Druh

    J<sub>x</sub> - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)

  • CEP obor

    JA - Elektronika a optoelektronika, elektrotechnika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/LO1401" target="_blank" >LO1401: Interdisciplinární výzkum bezdrátových technologií</a><br>

  • Návaznosti

    I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace

Ostatní

  • Rok uplatnění

    2016

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název periodika

    AEU-International Journal of Electronics and Communications

  • ISSN

    1434-8411

  • e-ISSN

  • Svazek periodika

    70

  • Číslo periodika v rámci svazku

    5

  • Stát vydavatele periodika

    DE - Spolková republika Německo

  • Počet stran výsledku

    9

  • Strana od-do

    698-706

  • Kód UT WoS článku

    000373865600024

  • EID výsledku v databázi Scopus