Možnosti realizace pamětí RAM v obvodech FPGA

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F03%3APU37486" target="_blank" >RIV/00216305:26220/03:PU37486 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

čeština

Název v původním jazyce

Možnosti realizace pamětí RAM v obvodech FPGA

Popis výsledku v původním jazyce

V článku jsou popsány způsoby realizace paměti RAM v moderních obvodech FPGA. Podrobněji je uvedena možnost použití blokové paměti a distribuované paměti. Jako příklad je uveden text v jazyku VHDL popisující paměťový subsystém FIFO, který byl implementován do obou zmíněných typů paměti, a je posouzen rozsah spotřebovaných strukturních prvků v obou případech.

Název v anglickém jazyce

Possibilities of RAM memory realization in FPGA devices

Popis výsledku anglicky

The possibilities of RAM memory realization in up-to-date FPGA devices are described. Use of block memory and distributed memory is given in more details. As example, VHDL description of FIFO memory is given, that has been implemented into both memory types mentioned, and the extent of structural elements necessary for implementation in both cases is discussed.

Druh

J_x - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2003

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název periodika

Elektrorevue - Internetový časopis (http://www.elektrorevue.cz)

ISSN

1213-1539

e-ISSN

—

Svazek periodika

2003

Číslo periodika v rámci svazku

8

Stát vydavatele periodika

CZ - Česká republika

Počet stran výsledku

5

Strana od-do

1-5

Kód UT WoS článku

—

EID výsledku v databázi Scopus

—