Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Simulace jevů krátkého kanálu

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F06%3APU65047" target="_blank" >RIV/00216305:26220/06:PU65047 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    čeština

  • Název v původním jazyce

    Simulace jevů krátkého kanálu

  • Popis výsledku v původním jazyce

    Prahové napětí tranzistorů MOSFET s krátkým kanálem se zmenšuje jestliže zvětšujeme napětí kolektoru a tento jev krátkého kanálu označujeme jako DIBL (Drain Induced Barrier Lowering). Příspěvek se zabývá TCAD (Technology Computer Aided Design) simulací tohoto jevu. Je popsán postup pro určení redukce prahového napětí a pro zvětšení podprahového proudu vyvolaných DIBL. Tento postup zahrnuje celkem 5 experímentů pro 5 vybraných hodnot předpětí kolektoru a jednotlivý experiment zahrnuje generaci strukturyprogramem MDRAW, simulaci struktury programem DESSIS a extrakci elektrických charakteristik programem INSPECT. Všechny experimenty jsou prováděny v grafickém prostředí GENESISE.

  • Název v anglickém jazyce

    Short-channel effects simulation

  • Popis výsledku anglicky

    For short channel MOSFETs, the threshold voltage is reduced if the drain bias is increased and this short-channel effect (SCE) is known as drain-induced barrier lowering (DIBL). The contribution deals with TCAD simulation of DIBL. The method to extract the threshold voltage reduction and the subthreshold current increase due to DIBL is described. The experiment contains five different NMOSFET device simulations in order to illustrate drain-induced barrier lowering. The simulations are run under GENESISe. The tool flow starts with the device editor MDRAW followed by device simulator DESSIS and visualization and extraction tool INSPECT.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JA - Elektronika a optoelektronika, elektrotechnika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

  • Návaznosti

    Z - Vyzkumny zamer (s odkazem do CEZ)

Ostatní

  • Rok uplatnění

    2006

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Konference MIKROSYN. Nové trendy v mikroelektronických systémech a nanotechnologiích

  • ISBN

    80-214-3342-6

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    4

  • Strana od-do

    98-101

  • Název nakladatele

    Nakl. Novotný

  • Místo vydání

    Brno

  • Místo konání akce

    Brno

  • Datum konání akce

    12. 12. 2006

  • Typ akce podle státní příslušnosti

    CST - Celostátní akce

  • Kód UT WoS článku