Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Ladění tyristorových A/V charakteristik S-typu pro aplikaci ESD ochran v IO

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F08%3APU74140" target="_blank" >RIV/00216305:26220/08:PU74140 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    SCR I-V Characteristics tuning for applications of ESD protections

  • Popis výsledku v původním jazyce

    The ESD (electrostatic discharge) protection structures act as a protection of integrated circuits against parasitic electrostatic discharge. The ESD protections are located between IC`s pins. The use of such structures provides ICs robustness against anESD event. Among often used structures belong structures having snapback type of I-V characteristic. Typical is a SCR (silicon controlled rectifier) or a gate grounded NMOS transistor. This text is dealing with some structures which enable tuning of snapback characteristics. Simulated technology was CMOS very high voltage (VHVIC).

  • Název v anglickém jazyce

    SCR I-V Characteristics tuning for applications of ESD protections

  • Popis výsledku anglicky

    The ESD (electrostatic discharge) protection structures act as a protection of integrated circuits against parasitic electrostatic discharge. The ESD protections are located between IC`s pins. The use of such structures provides ICs robustness against anESD event. Among often used structures belong structures having snapback type of I-V characteristic. Typical is a SCR (silicon controlled rectifier) or a gate grounded NMOS transistor. This text is dealing with some structures which enable tuning of snapback characteristics. Simulated technology was CMOS very high voltage (VHVIC).

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JA - Elektronika a optoelektronika, elektrotechnika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

  • Návaznosti

    S - Specificky vyzkum na vysokych skolach

Ostatní

  • Rok uplatnění

    2008

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Proceedings of the 14th conference Student EEICT 2008

  • ISBN

    978-80-214-3617-6

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    5

  • Strana od-do

  • Název nakladatele

    Ing.Zdeněk Novotný, CSc. , Ondráčkova 105, Brno

  • Místo vydání

    Neuveden

  • Místo konání akce

    FEKT VUT v Brně

  • Datum konání akce

    24. 4. 2008

  • Typ akce podle státní příslušnosti

    CST - Celostátní akce

  • Kód UT WoS článku