Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Akcelerace šifry AES pomocí programovatelných hradlových polí

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F16%3APU119501" target="_blank" >RIV/00216305:26220/16:PU119501 - isvavai.cz</a>

  • Výsledek na webu

    <a href="http://www.elektrorevue.cz/cz/download/akcelerace-sifry-aes-pomoci-programovatelnych-hradlovych-poli--acceleration-of-aes-by-using-fpga-/" target="_blank" >http://www.elektrorevue.cz/cz/download/akcelerace-sifry-aes-pomoci-programovatelnych-hradlovych-poli--acceleration-of-aes-by-using-fpga-/</a>

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    čeština

  • Název v původním jazyce

    Akcelerace šifry AES pomocí programovatelných hradlových polí

  • Popis výsledku v původním jazyce

    Článek se zabývá šifrováním na programovatelných hradlových polí FPGA (Field Programmable Gate Array). První část článku je zaměřena na analýzu současného stavu implementací asymetrických a symetrických šifer. V další části je popsán šifrovací algoritmus AES a jeho vlastní implementace pomocí programovacího jazyka VHDL. V poslední části, jsou uvedeny výsledky testování implementovaného algoritmu AES na kartě COMBO-80G, založené na FPGA firmy Xilinx řady Virtex-7.

  • Název v anglickém jazyce

    Acceleration of AES using FPGA

  • Popis výsledku anglicky

    This article deals with encryption on Field Programmable Gate Array (FPGA). The first part of the article fuses on the analysis of the current state of implementation of asymmetric and symmetric ciphers. The next section describes the encryption algorithm AES and its own implementation using VHDL programming language. In the last part, the test results of our implementation to network card COMBO-80G, based on FPGA Xilinx Virtex-7 are shown.

Klasifikace

  • Druh

    J<sub>x</sub> - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)

  • CEP obor

    JC - Počítačový hardware a software

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Ostatní

  • Rok uplatnění

    2016

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název periodika

    Elektrorevue - Internetový časopis (http://www.elektrorevue.cz)

  • ISSN

    1213-1539

  • e-ISSN

  • Svazek periodika

    18

  • Číslo periodika v rámci svazku

    3

  • Stát vydavatele periodika

    CZ - Česká republika

  • Počet stran výsledku

    7

  • Strana od-do

    76-82

  • Kód UT WoS článku

  • EID výsledku v databázi Scopus