Late Breaking Result: FPGA-Based Emulation and Fault Injection for CNN Inference Accelerators

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F26%3A0193424" target="_blank" >RIV/00216305:26230/26:0193424 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.23919/DATE64628.2025.10992992" target="_blank" >http://dx.doi.org/10.23919/DATE64628.2025.10992992</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.23919/DATE64628.2025.10992992" target="_blank" >10.23919/DATE64628.2025.10992992</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Late Breaking Result: FPGA-Based Emulation and Fault Injection for CNN Inference Accelerators

Popis výsledku v původním jazyce

A new field programmable gate array (FPGA)-based emulation platform is proposed to accelerate fault tolerance analysis of inference accelerators of convolutional neural networks (CNN). For a given CNN model, hardware accelerator architecture, and FT analysis target, an FPGA-based CNN implementation is generated (with the help of the Tengine framework), and fault injection logic is added. In our first case study, we report how the classification accuracy drop depends on the faults injected into multipliers used in Multiply-and-Accumulate Units of NVDLA inference accelerator executing ResNet-18 CNN. The FT analysis emulated on Zynq UltraScale+ SoC is an order of magnitude faster than software emulation.

Název v anglickém jazyce

Late Breaking Result: FPGA-Based Emulation and Fault Injection for CNN Inference Accelerators

Popis výsledku anglicky

A new field programmable gate array (FPGA)-based emulation platform is proposed to accelerate fault tolerance analysis of inference accelerators of convolutional neural networks (CNN). For a given CNN model, hardware accelerator architecture, and FT analysis target, an FPGA-based CNN implementation is generated (with the help of the Tengine framework), and fault injection logic is added. In our first case study, we report how the classification accuracy drop depends on the faults injected into multipliers used in Multiply-and-Accumulate Units of NVDLA inference accelerator executing ResNet-18 CNN. The FT analysis emulated on Zynq UltraScale+ SoC is an order of magnitude faster than software emulation.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)

Projekt

<a href="/cs/project/GA24-10990S" target="_blank" >GA24-10990S: Strojové učení zohledňující hardware: Od automatizovaného návrhu k inovativním a vysvětlitelným řešením</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2025

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

2025 Design, Automation & Test in Europe Conference & Exhibition (DATE)

ISBN

978-3-9826741-0-0

ISSN

—

e-ISSN

—

Počet stran výsledku

2

Strana od-do

1-2

Název nakladatele

Institute of Electrical and Electronics Engineers

Místo vydání

Lyon

Místo konání akce

Lyon

Datum konání akce

31. 3. 2025

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

001506972600215