Improvement of Top-down Delayering Techniques on Advanced Technology Nodes
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F01733214%3A_____%2F16%3AN0000003" target="_blank" >RIV/01733214:_____/16:N0000003 - isvavai.cz</a>
Výsledek na webu
<a href="http://ieeexplore.ieee.org/document/7564253/" target="_blank" >http://ieeexplore.ieee.org/document/7564253/</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/IPFA.2016.7564253" target="_blank" >10.1109/IPFA.2016.7564253</a>
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Improvement of Top-down Delayering Techniques on Advanced Technology Nodes
Popis výsledku v původním jazyce
An improved method of a planar IC sample delayering by FIB is proposed. The sample cleaving and FIB milling from two directions increases the quality of the delayered area. SEM allows accurate endpointing of the delayering on the layer of interest. The method allows to increase the delayered sample area significantly.
Název v anglickém jazyce
Improvement of Top-down Delayering Techniques on Advanced Technology Nodes
Popis výsledku anglicky
An improved method of a planar IC sample delayering by FIB is proposed. The sample cleaving and FIB milling from two directions increases the quality of the delayered area. SEM allows accurate endpointing of the delayering on the layer of interest. The method allows to increase the delayered sample area significantly.
Klasifikace
Druh
J<sub>x</sub> - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)
CEP obor
JA - Elektronika a optoelektronika, elektrotechnika
OECD FORD obor
—
Návaznosti výsledku
Projekt
<a href="/cs/project/TE01020233" target="_blank" >TE01020233: Platforma pokročilých mikroskopických a spektroskopických technik pro nano a mikrotechnologie</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Ostatní
Rok uplatnění
2016
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název periodika
IEEE International Symposium on the Physical and Failure Analysis of Integrated Circuits
ISSN
1946-1550
e-ISSN
—
Svazek periodika
“neuveden”
Číslo periodika v rámci svazku
July 2106
Stát vydavatele periodika
US - Spojené státy americké
Počet stran výsledku
5
Strana od-do
81-85
Kód UT WoS článku
000389243200019
EID výsledku v databázi Scopus
—