Hardware Overhead of BIST Equipment

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F46747885%3A24220%2F01%3A00000010" target="_blank" >RIV/46747885:24220/01:00000010 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Hardware Overhead of BIST Equipment

Popis výsledku v původním jazyce

In this paper we present the results of our experiences with IC (integrated Circuit) BISTE (Built-In Self Test Equipment) from hardware point-of-view. The scheme of circuit consists in the CUT (Circuit Under Test), TPI (Test Pattern Input) and response evaluator. All these parts have a significant influence on the dimensions of the final chip area of the IC. Different test techniques have different hardware overhead demands. We have done the comparison of the basic flip-flops (FF), which we used for theTPG (Test Pattern Generator) design. We also demonstrate an influence of the used BISTE technique to the hardware overhead (the area of the whole IC which is occupied by BIST part of the circuit).

Název v anglickém jazyce

Hardware Overhead of BIST Equipment

Popis výsledku anglicky

In this paper we present the results of our experiences with IC (integrated Circuit) BISTE (Built-In Self Test Equipment) from hardware point-of-view. The scheme of circuit consists in the CUT (Circuit Under Test), TPI (Test Pattern Input) and response evaluator. All these parts have a significant influence on the dimensions of the final chip area of the IC. Different test techniques have different hardware overhead demands. We have done the comparison of the basic flip-flops (FF), which we used for theTPG (Test Pattern Generator) design. We also demonstrate an influence of the used BISTE technique to the hardware overhead (the area of the whole IC which is occupied by BIST part of the circuit).

Druh

D - Stať ve sborníku

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

<a href="/cs/project/GA102%2F01%2F0566" target="_blank" >GA102/01/0566: Metody optimalizace vestavěných diagnostických prostředků v integrovaných obvodech</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

2001

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

International Conference Applied Electronics 2001

ISBN

80-7082-758-0

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

204-207

Název nakladatele

Západočeská Universita v Plzni

Místo vydání

Plzeň

Místo konání akce

Plzeň

Datum konání akce

5. 9. 2001

Typ akce podle státní příslušnosti

EUR - Evropská akce

Kód UT WoS článku

—