Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Prototypová aplikace jednotky pro zpracování signálů na stroji pro výrobu polovodičů

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23520%2F19%3A43958376" target="_blank" >RIV/49777513:23520/19:43958376 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    čeština

  • Název v původním jazyce

    Prototypová aplikace jednotky pro zpracování signálů na stroji pro výrobu polovodičů

  • Popis výsledku v původním jazyce

    Pilotní aplikace v rámci projektu I-MECH (H2020-ECSEL-2016 GA 737453) byla definována nizozemskou firmou NEXPERIA. Jedná se o stroj pro vysokorychlostní zpracování tzv. waferů používaných především v rámci výroby polovodičových čipů. Stroj se vyznačuje složitou kinematickou architekturou a použitím většího počtu pohonů - lineární coreless motory, rotační servomotory s řemenovým nebo kuličnovým převodem - které slouží pro velmi přesné a zároveň velmi rychlé polohování waferu. Cílem nasazení námi vyvinuté jednotky pro zpracování signálů bylo společně s dalšími výsledky z projektu I-MECH zvýšení výkonnosti stroje, náhrada zastaraleného hardwarového řešení používaného v současnosti, a možnost nasazení moderních řídicích algoritmů. Předmětem tohoto výsledku je aplikace námi vyvinutého komplexního řešení pro zpracování signálů v úlohách řízení pohybu, které zahrnuje: Hardwarovou část - vývoj I/O karet pro připojení snímačů polohy s různými typy výstupu (analogový sin/cos, kvadraturní S0S90, digitální BiSS-C) a pro připojení dalších zařízení po rychlých digitálních linkách RS-422. FPGA část - funkcionalita realizovaná v logickém hradlovém poli (Field Programmable Gate Array), které realizuje komunikační rozhraní EtherCAT Slave Controller, ovladače vstupních rozhraní, uživatelské funkce realizované pomocí sady nástrojů Simulink HDL Coder, a datovou vrstvu pro flexibilní mapování procesních dat mezi pamětí EtherCAT, I/O a Simulink části. SW část - funcionalita realizované na ARM Cortex-A9 CPU s operačním systémem Linux s real-time rozšířením. Tato část poskytuje diagnostické rozhraní, funkce pro aktualizace firmware a softwarové funkce EtherCAT Slave vč. aplikačních protokolů CoE a FoE. V rámci poloprovozu bylo toto řešení ověřeno, bylo součástí plně funkčního řídicího systému pohybových funkcí stroje, a bylo prokázáno splnění očekávaných parametrů.

  • Název v anglickém jazyce

    Prototype implementation of signal processing unit on semiconductor wafer production machine

  • Popis výsledku anglicky

    Pilot application in scope of the I-MECH project (H2020-ECSEL-2016 GA 737453) has been specified by Netherlands company NEXPERIA. The machine is intended for manufaturing process of silicon wafers used as a base of semiconductor chips. Significant features of the machine includes complicated kinematics architecture and multiple drives - linear coreless motors, rotary servomotors with tooth belt or ballscrew drive - which aims for very precise and very fast positioning of wafer. Expected results from integration of our developed data processing unit together with other resukts of the I-MECH project was to improve machine performance, replace legacy hardware solution used now and enable using of modern control algorithms. The core of this result is application of our development result - the complex solution for signal processing in motion control applications which includes: - Hardware part - development of I/O cards for sensor connection (analog sin/cos, quadrature S0S90, digital BiSS-C) and connection of other devices over fast RS422 lines. - FPGA part - functions implemented in programmable gate array, including EtherCAT Slave Controller, drivers of I/O interfaces and custom functions implemented by Simulink HDL Coder framework and flexible data plane for process data mapping between EtherCAT, I/O and Simulink. - SW part - basedn on ARM Cortex-A9 CPU subsystem, with Linux OS with real-time extension. Provides diagnostics interfaces nd functions for EtherCAT Slave incl. CoE and FoE protocols. During the pilot deployment period, this solution has been verified as a part of machine motion control system. Expected performance parameters has been demonstrated.

Klasifikace

  • Druh

    Z<sub>polop</sub> - Poloprovoz

  • CEP obor

  • OECD FORD obor

    20205 - Automation and control systems

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/8A17005" target="_blank" >8A17005: Intelligent Motion Control Platform for Smart Mechatronic Systems</a><br>

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace

Ostatní

  • Rok uplatnění

    2019

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Interní identifikační kód produktu

    imech-bb1-pilot2-app

  • Číselná identifikace

  • Technické parametry

    Vyvinuté řešení HW jednotky pro zpracování signálů umožňuje modulárním způsobem připojení různých typů vstupních a výstupních elektrických signálů, zejména používaných v aplikacích pro řízení pohybu (snímače polohy sin/cos, S0S90, BiSS-C). Max. je možné osadit 6 ks karet s celkem několika desítkami vstupních kanálů /dle typu). Základem zařízení je čipová technologie SoC/FPGA s integrovanými funkcemi programovatelného hradlového pole a standardních procesorových jader ARM Cortex-A9. Pro FPGA část jsou k dispozici knihovny komponent pro obsluhu I/O rozhraní a komunikaci přes průmyslový protokol EtherCAT s časem cyklu min. 50 us (20 kHz). Pro uživatelské funkce zpracování dat v FPGA je k dispozici napojení na technologii Simulink HDL Coder. Bližší informace podá ing. Vlastimil Šetka, tel. 377 632 287, setka@kky.zcu.cz.

  • Ekonomické parametry

    Zvýšení produktivity výrobního stroje o 20%, snížení nákladů na část HW řídicího systému o 30%.

  • Kategorie aplik. výsledku dle nákladů

  • IČO vlastníka výsledku

    49777513

  • Název vlastníka

    Západočeská univerzita v Plzni

  • Stát vlastníka

    CZ - Česká republika

  • Druh možnosti využití

    P - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence

  • Požadavek na licenční poplatek

    Z - Poskytovatel licence na výsledek nepožaduje v některých případech licenční poplatek

  • Adresa www stránky s výsledkem