Harnessing performance variability: A HPC-oriented application scenario

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F61989100%3A27740%2F15%3A86097247" target="_blank" >RIV/61989100:27740/15:86097247 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.1109/DSD.2015.87" target="_blank" >http://dx.doi.org/10.1109/DSD.2015.87</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/DSD.2015.87" target="_blank" >10.1109/DSD.2015.87</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Harnessing performance variability: A HPC-oriented application scenario

Popis výsledku v původním jazyce

The technology scaling towards the 10nm of the silicon manufacturing, is going to introduce variability challenges, mainly due to the growing susceptibility to thermal hot-spots and time-dependent variations (aging) in the silicon chip. The consequencesare two-fold: A) unpredictable performance, b) unreliable computing resources. The goal of the HARPA project is to enable next-generation embedded and high-performance heterogeneous many-core processors to effectively address this issues, through a cross-layer approach, involving several component of the system stack. Each component acts at different levels and time granularity. This paper focus on one of the components of the HARPA stack, the HARPA-OS, showing early results of a first integration stepof the HARPA approach in a real High-Performance Computing (HPC) application scenario.

Název v anglickém jazyce

Harnessing performance variability: A HPC-oriented application scenario

Popis výsledku anglicky

The technology scaling towards the 10nm of the silicon manufacturing, is going to introduce variability challenges, mainly due to the growing susceptibility to thermal hot-spots and time-dependent variations (aging) in the silicon chip. The consequencesare two-fold: A) unpredictable performance, b) unreliable computing resources. The goal of the HARPA project is to enable next-generation embedded and high-performance heterogeneous many-core processors to effectively address this issues, through a cross-layer approach, involving several component of the system stack. Each component acts at different levels and time granularity. This paper focus on one of the components of the HARPA stack, the HARPA-OS, showing early results of a first integration stepof the HARPA approach in a real High-Performance Computing (HPC) application scenario.

Druh

D - Stať ve sborníku

CEP obor

BA - Obecná matematika

OECD FORD obor

—

Projekt

Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2015

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings - 18th Euromicro Conference on Digital System Design, DSD 2015

ISBN

978-1-4673-8035-5

ISSN

—

e-ISSN

—

Počet stran výsledku

6

Strana od-do

111-116

Název nakladatele

Institute of Electrical and Electronics Engineers

Místo vydání

New York

Místo konání akce

Madeira

Datum konání akce

26. 8. 2015

Typ akce podle státní příslušnosti

EUR - Evropská akce

Kód UT WoS článku

—