A Survey of Hardware Technologies for Mixed-Critical Integration Explored in the Project EMC2

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F17%3A00479509" target="_blank" >RIV/67985556:_____/17:00479509 - isvavai.cz</a>

Výsledek na webu

<a href="http://dx.doi.org/10.1007/978-3-319-66284-8" target="_blank" >http://dx.doi.org/10.1007/978-3-319-66284-8</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1007/978-3-319-66284-8" target="_blank" >10.1007/978-3-319-66284-8</a>

Jazyk výsledku

angličtina

Název v původním jazyce

A Survey of Hardware Technologies for Mixed-Critical Integration Explored in the Project EMC2

Popis výsledku v původním jazyce

Technologies described in the paper provide hardware solution from architectural level up to the peripheral and application specific hardware. Moreover paper presents extendable multiprocessing hardware platform based on Zynq hybrid SoC, an asymmetric multiprocessing in video processing architecture, Time-of-Flight sensor and image processing architecture, predictable and verifiable Network-on-Chip (NoC), heterogeneous time-triggered NoC architecture, virtual hardware platform, software-driven energy consumption optimization techniques, and time-predictable L1 cache memory. The application of hybrid SoC platforms opposed to COTS multi-core architecture provides multiple benefits and can be seen as a viable bridging solution in the gap between single- and multi-core architectures.

Název v anglickém jazyce

A Survey of Hardware Technologies for Mixed-Critical Integration Explored in the Project EMC2

Popis výsledku anglicky

Technologies described in the paper provide hardware solution from architectural level up to the peripheral and application specific hardware. Moreover paper presents extendable multiprocessing hardware platform based on Zynq hybrid SoC, an asymmetric multiprocessing in video processing architecture, Time-of-Flight sensor and image processing architecture, predictable and verifiable Network-on-Chip (NoC), heterogeneous time-triggered NoC architecture, virtual hardware platform, software-driven energy consumption optimization techniques, and time-predictable L1 cache memory. The application of hybrid SoC platforms opposed to COTS multi-core architecture provides multiple benefits and can be seen as a viable bridging solution in the gap between single- and multi-core architectures.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20206 - Computer hardware and architecture

Projekt

<a href="/cs/project/7H14005" target="_blank" >7H14005: EMC2 - Embedded Multi-Core Systems for Mixed Criticality Applications in Dynamic and Changeable Real-Time Environments</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2017

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Computer Safety, Reliability, and Security : SAFECOMP 2017 Workshops, ASSURE, DECSoS, SASSUR, TELERISE, and TIPS

ISBN

978-3-319-66283-1

ISSN

0302-9743

e-ISSN

—

Počet stran výsledku

13

Strana od-do

127-140

Název nakladatele

Springer

Místo vydání

Cham

Místo konání akce

Trento

Datum konání akce

12. 9. 2017

Typ akce podle státní příslušnosti

EUR - Evropská akce

Kód UT WoS článku

—