Anomalous Phenomena in Ultra High Voltage JFET Channel Pinching
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F18%3A00321914" target="_blank" >RIV/68407700:21230/18:00321914 - isvavai.cz</a>
Výsledek na webu
<a href="https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8376349" target="_blank" >https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8376349</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/RADIOELEK.2018.8376349" target="_blank" >10.1109/RADIOELEK.2018.8376349</a>
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Anomalous Phenomena in Ultra High Voltage JFET Channel Pinching
Popis výsledku v původním jazyce
The paper deals with challenges in the modeling of high voltage JFET. As the most important, the effect of pinch-off voltage and related issues are discussed here. The pinch-off voltage in the traditional SPICE compact JFET model is only considered as a drop in the drain-source current, while other phenomena, such as capacitance sharp drop, or punch-through between gate and substrate are completely ignored. The traditional compact JFET model does not even consider the gate as isolated from substrate. In this paper, an implementation of a dual-gate JFET model is discussed with a special emphasis on pinch-off voltage and related effects.
Název v anglickém jazyce
Anomalous Phenomena in Ultra High Voltage JFET Channel Pinching
Popis výsledku anglicky
The paper deals with challenges in the modeling of high voltage JFET. As the most important, the effect of pinch-off voltage and related issues are discussed here. The pinch-off voltage in the traditional SPICE compact JFET model is only considered as a drop in the drain-source current, while other phenomena, such as capacitance sharp drop, or punch-through between gate and substrate are completely ignored. The traditional compact JFET model does not even consider the gate as isolated from substrate. In this paper, an implementation of a dual-gate JFET model is discussed with a special emphasis on pinch-off voltage and related effects.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
—
OECD FORD obor
20201 - Electrical and electronic engineering
Návaznosti výsledku
Projekt
—
Návaznosti
S - Specificky vyzkum na vysokych skolach
Ostatní
Rok uplatnění
2018
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
2018 28th International Conference Radioelektronika
ISBN
978-1-5386-2485-2
ISSN
—
e-ISSN
—
Počet stran výsledku
4
Strana od-do
1-4
Název nakladatele
IEEE (Institute of Electrical and Electronics Engineers)
Místo vydání
—
Místo konání akce
Praha
Datum konání akce
19. 4. 2018
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—