Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Self Repair Architectures Based on Partial Dynamic and Static Reconfiguration

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21240%2F11%3A00183911" target="_blank" >RIV/68407700:21240/11:00183911 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    Self Repair Architectures Based on Partial Dynamic and Static Reconfiguration

  • Popis výsledku v původním jazyce

    This paper deals with a description of the method, how to increase dependability parameters (safety and reliability) of a system based on programmable hardware (FPGAs). This paper combines Concurrent Error Detection (CED) techniques, FPGA dynamic reconfigurations and our Modified Duplex System (MDS) architecture. The methodology is developed with respect to minimal area overhead and possible future low-power SoC (System on a chip) design. Our proposed methodology is great intended for practical applications, therefore our methodology is evaluated by safety railway station system. It is aimed especially for modular systems. The method is based on static and partial dynamic reconfiguration of totally self-checking blocks. The type and size of blocks to reconfigure depends on the used architecture and on the particular construction of a safety device for the particular railway station.

  • Název v anglickém jazyce

    Self Repair Architectures Based on Partial Dynamic and Static Reconfiguration

  • Popis výsledku anglicky

    This paper deals with a description of the method, how to increase dependability parameters (safety and reliability) of a system based on programmable hardware (FPGAs). This paper combines Concurrent Error Detection (CED) techniques, FPGA dynamic reconfigurations and our Modified Duplex System (MDS) architecture. The methodology is developed with respect to minimal area overhead and possible future low-power SoC (System on a chip) design. Our proposed methodology is great intended for practical applications, therefore our methodology is evaluated by safety railway station system. It is aimed especially for modular systems. The method is based on static and partial dynamic reconfiguration of totally self-checking blocks. The type and size of blocks to reconfigure depends on the used architecture and on the particular construction of a safety device for the particular railway station.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JC - Počítačový hardware a software

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/GA102%2F09%2F1668" target="_blank" >GA102/09/1668: Zvyšování spolehlivosti a provozuschopnosti v obvodech SoC</a><br>

  • Návaznosti

    Z - Vyzkumny zamer (s odkazem do CEZ)<br>S - Specificky vyzkum na vysokych skolach

Ostatní

  • Rok uplatnění

    2011

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Proceeding of the 7th Doctoral Workshop on Mathematical and Engineering Methods in Computer Science

  • ISBN

    978-80-214-4305-1

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    8

  • Strana od-do

    11-18

  • Název nakladatele

    Brno University of Technology

  • Místo vydání

    Brno

  • Místo konání akce

    Lednice

  • Datum konání akce

    14. 10. 2011

  • Typ akce podle státní příslušnosti

    CST - Celostátní akce

  • Kód UT WoS článku